1153万例文収録!

「parallel configuration」に関連した英語例文の一覧と使い方 - Weblio英語例文検索


小窓モード

プレミアム

ログイン
設定

設定

Weblio 辞書 > 英和辞典・和英辞典 > parallel configurationに関連した英語例文

セーフサーチ:オン

不適切な検索結果を除外する

不適切な検索結果を除外しない

セーフサーチについて

parallel configurationの部分一致の例文一覧と使い方

該当件数 : 247



例文

Code Listing2.1: Parallel Port Printer Configuration 例文帳に追加

コード表示2.1:パラレルポートプリンタの設定 - Gentoo Linux

PARALLEL PROCESSING CIRCUIT AND ITS CONFIGURATION METHOD例文帳に追加

パラレル処理回路及びその構成方法 - 特許庁

PARALLEL PROCESSOR FOR DYNAMICALLY SWITCHING CIRCUIT CONFIGURATION例文帳に追加

回路構成を動的に切り替える並列処理装置 - 特許庁

SYSTEM FOR ACTIVE NOISE CONTROL USING PARALLEL ADAPTIVE FILTER CONFIGURATION例文帳に追加

並列適応フィルター構成を用いるアクティブノイズコントロールのためのシステム - 特許庁

例文

POWER CONVERTER IN SET PARALLEL CONFIGURATION AND ELEVATOR SYSTEM USING THE SAME例文帳に追加

セット並列構成の電力変換装置及びそれを用いたエレベーターシステム - 特許庁


例文

Engagement of the clutch 160 realizes a parallel hybrid vehicle configuration.例文帳に追加

クラッチ160を結合すればパラレルハイブリッド車両の構成が実現される。 - 特許庁

To realize a large scale of hierarchical parallel processing by a small scale of circuit configuration.例文帳に追加

大規模な階層的並列処理を小規模な回路構成で実現する。 - 特許庁

To provide a parallel processing system that is scalable and flexible in its configuration.例文帳に追加

規模の拡大が可能で柔軟な構成の並列処理システムを提供する。 - 特許庁

There are usually no communications options with parallel interfaces, making their configuration exceedingly simple. 例文帳に追加

パラレルインタフェースには通常、通信方式の選択はなく、 設定は極めて単純です。 - FreeBSD

例文

A clip includes a generally U-shaped configuration with first and second parallel arms parallel and a bridge connecting the arms.例文帳に追加

互いに平行な第1のアーム及び第2のアーム、並びにこれらのアームを連結するブリッジによる概ねU字型構造のクリップ。 - 特許庁

例文

To enhance expandability of a parallel testing system by miniaturizing its entire configuration.例文帳に追加

並列試験システム全体の構成を小型にし、当該並列試験システムの拡張性を高める。 - 特許庁

The technology disclosed herein adopts a configuration, wherein a resistor Rbb9 is provided in parallel with a voltage drive bias circuit including a transistor (GaAs-HBT) Trb1.例文帳に追加

GaAs-HBTからなるTrb1を含む電圧駆動バイアス回路と並列に、抵抗Rbb9を設けた構成とする。 - 特許庁

To stabilize the signal outputted from an I/O buffer in parallel drive configuration, for improved reliability.例文帳に追加

並列駆動構成のI/Oバッファから出力される信号を安定化し、信頼性を向上する。 - 特許庁

To provide a shaft coupling having a large allowable amount of parallel eccentricity, and assuring good easiness in handling with a compact configuration.例文帳に追加

許容される平行偏心量が大きく、コンパクトで使い勝手の良い軸継手を提供すること。 - 特許庁

With this configuration, an external magnetic field which is in parallel with a high-frequency current conduction direction is detected.例文帳に追加

この構成により、高周波電流通電方向と平行な方向の外部磁界を検出する。 - 特許庁

To detect the presence or absence of a damage of a parallel wound coil in contact to an electric conductor with a simple configuration (procedure).例文帳に追加

導電体と接する並列線コイルの損傷の有無を簡易な構成(手順)で検出する。 - 特許庁

To provide a parallel processing technology which achieves more high-speed parallel processing by a storage medium of smaller capacity and switches circuit configuration dynamically.例文帳に追加

より高速の並列処理をより小さな容量の記憶媒体で実現する、回路構成を動的に切り替える並列処理技術を提供する。 - 特許庁

A configuration of employing a resistor for one of the reactance elements Z1, Z2 and a capacitor for the other, a configuration of series connection of a resistor and a capacitor or a configuration of parallel connection of a resistor and a capacitor for both the elements is adopted.例文帳に追加

リアクタンス要素Z1とZ2は、一方を抵抗とし他方をコンデンサとした構成、または両方をそれぞれ抵抗とコンデンサの直列構成あるいは並列構成などとする。 - 特許庁

When starting, configuration data are read from a data memory in parallel by a CPU, and the read configuration data are serially converted, and transferred to an FPGA, and perform configuration of it in the fabric.例文帳に追加

起動時に、CPUによりデータメモリからコンフィグレーションデータをパラレルに読み込むと共に、その読み込んだコンフィグレーションデータをシリアルに変換してFPGAに転送しそのファブリックにコンフィグレーションする。 - 特許庁

A high-speed operation can be realized by utilizing a circuit configuration arranging serial bit strings into parallel that is characterized in a configuration to realize the encoding and decoding processing for each of parallel bits within one time clock at the same time.例文帳に追加

従って、シリアルなビット列をパラレルに配置する回路構成を用いることによって、各ビットをパラレルに同時に1タイムクロックで符号化処理、復号化処理を実現する構成を特徴とし、高速動作が実現される。 - 特許庁

Serial data 81 having a frame configuration are converted into parallel data in a shift register 2 and further converted into the parallel data of the data bus width (8 bits) of a CPU 6 in a flip-flop 3.例文帳に追加

フレーム構成をとるシリアルデータ81はシフトレジスタ2にてパラレルデータに変換され、さらにフリップ・フロップ3にてCPU6のデータバス幅(8ビット)のパラレルデータに変換される。 - 特許庁

The compressed gas is supplied to the lift portion 112 of the active surface 110 either in parallel, in series, or in a series-parallel configuration, with the integrated vacuum generator.例文帳に追加

圧縮気体は、一体真空発生装置との並列、直列、または直列並列構成で活性表面110の揚力部分112に供給される。 - 特許庁

To provide a DC-DC converter that has a simple circuit configuration, has small switching drive loss, and is suited for parallel operation.例文帳に追加

回路構成が簡易でスイッチイング駆動損失が小さい並列運転に適したDCーDCコンバータを提供する。 - 特許庁

A memory interface connecting a single data bus to a parallel configuration composed of a plurality of uniform memory units is provided.例文帳に追加

1本のデータバスを複数の同型メモリユニットから構成される並列構成に接続するメモリインターフェースが提供される。 - 特許庁

The parallel arithmetic device includes a plurality of arithmetic units, associates and holds the configuration information described with a configuration of the plurality of arithmetic units and a configuration number that is a number for specifying the configuration information, changes the configuration of the plurality of arithmetic units into the configuration corresponding to the designated configuration number, and thereafter executes calculation by use of the arithmetic unit of a specific area corresponding to a designated activation number.例文帳に追加

複数の演算器を備え、該複数の演算器の構成を記述した構成情報と該構成情報を特定するための番号である構成番号とを対応付けて保持し、指定された前記構成番号に対応した構成に前記複数の演算器の構成を変更した上で指定された活性化番号に対応する特定領域の演算器を用いて演算を実行する。 - 特許庁

To ensure timing margin of serial parallel conversion at an output stage, even when the timing adjustment for a parallel clock and a serial clock is difficult in the configuration, where parallel input data are parallel-serial converted and an LSI is used to process the converted signal.例文帳に追加

パラレル入力データをパラレルシリアル変換してからLSIで信号処理を行い、その結果をシリアルパラレル変換して出力する構成で、パラレル用クロックとシリアル用クロックのタイミング調整が難しい場合でも、出力段におけるシリアルパラレル変換のタイミングマージンを確保できるようにする。 - 特許庁

The parallel data control section 2 outputs the parallel data without any modification when the number of "L" bits is the number of "H" bits or below in the parallel data, and outputs the parallel data logic levels of the configuration bits of which are inverted when the number of "L" bits is more than the number of "H" bits.例文帳に追加

パラレルデータ制御部2は、パラレルデータの中で、“L”のビットの数が“H”のビットの数以下の場合にはパラレルデータをそのまま出力し、“L”のビットの数が“H”のビットの数より多い場合にはパラレルデータの各ビットの論理レベルを反転したパラレルデータを出力する。 - 特許庁

To convert an analog and serial high resolution video signal into a parallel video signal without causing unevenness of display by employing an inexpensive and small configuration.例文帳に追加

安価・小型の構成で、表示ムラもなく、アナログでシリアルの高解像度の映像信号をパラレルの映像信号に変換する。 - 特許庁

Accordingly, it is possible to more suppress an increase of the scale of the circuit than a conventional configuration with phase mixers connected in parallel in multistages.例文帳に追加

そのため、多段的に並列に位相混合器を接続する従来の構成に比べて、回路の規模の増大を抑制できる。 - 特許庁

Through the above configuration, a sample-hold circuit having conventionally been provided with the first AD conversion circuit 11 in parallel is eliminated.例文帳に追加

このような構成により、従来第1AD変換回路11と並列に設けられていたサンプルホールド回路を除去する。 - 特許庁

To provide a parallel operation system and a parallel operation method of a transmission amplifier capable of connecting output signals in a plurality of transmission amplifiers in phase in a configuration for the parallel operation of the plurality of transmission amplifiers using a predistortion system.例文帳に追加

プリディストーション方式を用いる複数の送信増幅器を並列運転する構成において、複数の送信増幅器の出力信号を同相で結合することが可能な送信増幅器の並列運転システムおよび方法を提供する。 - 特許庁

To provide a multiclock parallel processor for reducing the processing time and power consumption by operating respective reconfigurable integrated circuits at the optimum clock frequency corresponding to writable or rewritable circuit configuration information.例文帳に追加

回路構成に対応する最適なクロック周波数を各再構成可能集積回路に供給することができない。 - 特許庁

To improve the parallel degree of an application program according to data processed by the application program executed on a configuration-changeable processor.例文帳に追加

構成変更可能なプロセッサ上で実行されるアプリケーションプログラムの処理するデータに応じて、アプリケーションプログラムの並列度を向上させる。 - 特許庁

To provide a discharge lamp lighting device which includes a plurality of discharge lamp load circuits connected in parallel, and detects a state of emissionless discharge in a configuration including less components.例文帳に追加

この発明は、複数の放電灯負荷回路を並列接続するとき、少ない部品構成でエミレス放電状態を検出する。 - 特許庁

To provide an information processing apparatus for decrypting a plurality of pieces of encrypted content data in parallel with a simple configuration.例文帳に追加

暗号化された複数のコンテンツデータを簡単な構成で並行して復号することを実現する情報処理装置を提供する。 - 特許庁

To provide a parallel information processor capable of parallelly processing information between data groups at a high speed with a simple circuit configuration.例文帳に追加

簡単な回路構成でデータ群間の情報処理を並列して高速処理が可能な並列情報処理装置を提供する。 - 特許庁

As configuration, in order that the leakage current does not flow to the transistor, an element is added in parallel to the capacitor and the additional current path is provided.例文帳に追加

構成としては、トランジスタに漏洩電流を流させないように容量と並列に素子を追加し、別の電流経路を設ける。 - 特許庁

To provide a parallel power supply system that smooths currents flowing in power supplies in a simple system configuration without performing active control.例文帳に追加

簡素な装置構成で、制御を行うことなく各電源を流れる電流を平滑化しうる並列電源システムを提供する。 - 特許庁

Furthermore, Since the amplifier circuit of the parallel configuration needs no DC separation capacitor, the reduction in the power consumption is realized.例文帳に追加

また、並列構成の増幅回路において、直流分離用キャパシタを必要としないため、消費電力の低減を実現できる。 - 特許庁

A resonance circuit 6 has a series-connected configuration of an inductor 4 and a capacitor 5, and is connected in parallel with the intermediate node A.例文帳に追加

共振回路6は、インダクタ4及びキャパシタ5が直列接続された構成を有し、中間ノードAに並列に接続される。 - 特許庁

A server acquires the information to control the functions of the storage unit with the other information (configuration information or the like) acquired in parallel.例文帳に追加

サーバは前記情報を取得し、並行して取得するその他情報(構成情報など)と併せ、ストレージ装置の機能を制御する。 - 特許庁

A plurality of PN code generating circuits 2a-2n are operated in parallel to generate nk-bit parallel PN codes and the circuit configuration of n-sets of the PN code generating circuits 2a-2n is identical to each other.例文帳に追加

PN符号発生回路2a〜2nは、複数並列に動作してnkビット並列PN符号を発生しており、これらn個のPN符号発生回路2a〜2nは全て同じ回路となっている。 - 特許庁

This aggregate battery is composed of a plurality of primary batteries 1 mutually connected by a connection configuration including a parallel connection, and the parallel connection is mutually made through a diode 7.例文帳に追加

並列接続を含む接続形態により相互に接続された複数個の一次電池1にて構成される集合電池であって、前記並列接続が相互にダイオード7を介して成されている。 - 特許庁

As the long member 291 for moving the lens 60 is disposed parallel to the Y direction, the configuration in which the long member is disposed parallel to an optical axis can attempt to downsize the device in the optical axis direction.例文帳に追加

レンズ60を移動させるための長尺部材291がY方向に平行に配置されるので、長尺部材を光軸に平行配置する構成より光軸方向に装置小型化を図れる。 - 特許庁

There are provided in a tube peripheral direction eight crests 2 and roots 3 both extending in parallel in a tube axial direction and having bent plate configuration.例文帳に追加

管軸方向に平行に延び湾曲した板形状を有する山部2と谷部3とが管周方向に夫々8個設けられている。 - 特許庁

To provide a communication apparatus which can process a plurality of communication systems in parallel with a simple configuration and further can improve the efficiency of communication.例文帳に追加

簡易な構成で複数の通信方式の並行処理を実現し、さらに通信の効率化を実現する通信装置を提供すること。 - 特許庁

To achieve both of high-speed operation by parallel processing and a simple configuration by sequential comparison processing, so as to realize high accuracy of AD conversion processing.例文帳に追加

並列処理による高速化と、逐次比較処理によるシンプルな構成とを両立させたまま、AD変換処理の高精度化を図る。 - 特許庁

An optical image is shifted by half-pixel pitch, by a simple configuration, such that the transparent parallel plate 45 is rotated by the inclination angle adjusting mechanism.例文帳に追加

傾斜角度調整機構により透明平行平板45を回転させるという簡単な構成により、光学像を半画素ピッチずらせる。 - 特許庁

To provide a parallel/serial conversion circuit that copes with a low frequency and converts parallel data into serial data at a low cost, with a simple circuit configuration.例文帳に追加

nビットのパラレルデータをシリアルデータに変換する場合に、n倍周波数のシリアルクロックやnビットのシフトレジスタを用いると、高周波数のクロックや高周波数対応の回路素子を用いることになるため、回路構成が複雑になる。 - 特許庁

例文

In this configuration, since the alignment direction of the liquid crystal molecules 31 is controlled to parallel or approximately parallel to the horizontal plane of the first transparent substrate 10, a wider viewing angle than that of a conventional example can be obtained.例文帳に追加

この構成により、第1の透明基板10の水平面に対して平行又は略平行に液晶分子31の配向方向が制御されるため、従来例に比して広い視野角を得ることができる。 - 特許庁




  
Copyright © Japan Patent office. All Rights Reserved.
  
この対訳コーパスは独立行政法人情報通信研究機構の研究成果であり、Creative Commons Attribution-Share Alike 3.0 Unportedでライセンスされています。
  
Copyright 2001-2010 Gentoo Foundation, Inc.
The contents of this document are licensed under the Creative Commons - Attribution / Share Alike license.
  
Copyright 1994-2010 The FreeBSD Project. All rights reserved. license
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する
英→日 日→英
こんにちは ゲスト さん

ログイン

Weblio会員(無料)になると

会員登録のメリット検索履歴を保存できる!

会員登録のメリット語彙力診断の実施回数増加!

無料会員に登録する

©2026 GRAS Group, Inc.RSS