「parallel conversion」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

In the power converter, a gate driving circuit 13 outputs gate signals to gates of the semiconductor elements 12 for composing a power conversion section composed by serially connecting a plurality of parallel element groups 11 in multiple stages which are formed by connecting a plurality of the semiconductor elements 12 in parallel.例文帳に追加

ゲート駆動回路１３は、複数個の半導体素子１２を並列接続して形成された並列素子群１１を多段に直列接続して構成された電力変換部を構成する各々の半導体素子１２のゲートにゲート信号を出力する。 - 特許庁

Also, frame side IC boards 602-605 loaded with serial-parallel conversion ICs 611-615 are provided on the side of the game frame, and the serial data are converted to the parallel data and supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Frame side IC boards 602-605 with serial-parallel conversion ICs 611-615 placed on them respectively are installed on the side of the game frame and serial data are converted into parallel data to be supplied to respective lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Also, frame-side IC substrates 602 to 605 for mounting serial-parallel conversion ICs 611 to 615 are provided at the side of the game frame, and serial data are converted into parallel data and are supplied to respective lamps 281a to 281l, 282a to 282f, 283a to 283f.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

Frame-side IC boards 602-605, on which serial-parallel conversion ICs 611-615 are mounted, are mounted on the game frame side to convert the serial data to parallel data to be fed to lamps 281a-281l, 282a-282f and 283a-283f on the game frame.例文帳に追加

また、遊技枠側にはシリアル−パラレル変換ＩＣ６１１〜６１５を搭載した枠側ＩＣ基板６０２〜６０５が設けられ、シリアルデータをパラレルデータに変換して遊技枠上の各ランプ２８１ａ〜２８１ｌ，２８２ａ〜２８２ｆ，２８３ａ〜２８３ｆに供給する。 - 特許庁

When a serial-parallel conversion unit 32 of a receiving circuit 30 converts a signal of the serial format to that of a parallel format synchronizing with a transmission clock CK_TRS, the signal is outputted to a succeeding circuit one by one according to the timing of each signal received in the serial form.例文帳に追加

受信回路３０のシリアルパラレル変換部３２は、伝送クロックＣＫ＿ＴＲＳに同期して、シリアル形式の信号を、パラレル形式の信号に展開する際、シリアル形式にて受信した各信号のタイミングに応じて、順次、後段の回路へ出力する。 - 特許庁

The ONU100 is provided with: an electro-optical conversion part 110 having an optical input/output terminal to be connected with a center side optical fiber 40; an ONU function part 120; a serial/parallel conversion part 130; and an interface module 140 for connecting an external node.例文帳に追加

ＯＮＵ１００は、センタ側の光ファイバ４０と接続するための光入出力端を有する電気／光変換部１１０と、ＯＮＵ機能部１２０と、シリアル／パラレル変換部１３０と、外部ノードを接続するためのインタフェースモジュール１４０とを備えている。 - 特許庁

Light is incident on the polarization organic photoelectric conversion device while a predetermined bias voltage is applied between the first electrode 11 and the second electrode 12, and the light polarized parallel to the orientation axis of the organic photoelectric conversion layer 13 is photoelectrically converted.例文帳に追加

第１の電極１１と第２の電極１２との間に所定のバイアス電圧を印加した状態で偏光有機光電変換素子に光を入射させ、有機光電変換層１３の配向軸に平行な方向の偏光を光電変換する。 - 特許庁

Unbalanced terminals of balance-unbalance conversion circuits applying balance-unbalance conversion to the two dipole antennas are connected in parallel to make the feeding ends 13, 14 and feeding ends 15, 16 in phase or to have a phase difference of 90 degrees so as to act the dipole antennas like a diversity antenna or a circularly polarized wave antenna.例文帳に追加

給電端１３、１４と給電端１５、１６を同位相にするか、９０度の位相差にして２つのダイポールアンテナを平衡ー不平衡変換した不平衡端子を並列に接続することで、ダイバーシティアンテナ、あるいは円偏波アンテナとして機能させる。 - 特許庁

The radiological image conversion panels 10A and 10B which are exposed to the radiation through a subject and arranged one over the other are moved by a separation unit 40 in parallel relatively to each other to be separated and the radiological image conversion panel 10B is arranged at a read position R1.例文帳に追加

被写体を通して放射線が曝射された、互いに重ねて配置された放射線像変換パネル１０Ａ、１０Ｂを、分離ユニット４０により互いに相対的に平行移動させて分離し、放射線像変換パネル１０Ｂを読取位置Ｒ１に配置する。 - 特許庁

In addition, a plurality of information stream conversion sections 103, 104 are provided and a processing destination designation section 102 assigns the received radio frame signal to a plurality of the information stream conversion sections 103, 104 to convert the received radio frame signal in parallel.例文帳に追加

この他に、複数の情報列変換部１０３，１０４を備え、処理先指定部１０２で、受信無線フレーム信号を複数の情報列変換部１０３，１０４に割り当てることにより、並列して受信無線フレーム信号の変換を行うようにする。 - 特許庁

Both of a means which inputs directly digital video signals to shift registers respectively and which performs the serial-parallel conversion of the signals and a means shares storage circuits and D/A conversion circuits in the signal line driving circuit with (n) lines (n is a natural number of 2 or more) of signal lines are adopted in this display device.例文帳に追加

デジタル映像信号をシフトレジスタに直接入力し直並列変換する手段と、信号線駆動回路内の記憶回路やＤ／Ａ変換回路をｎ本（ｎは２以上の自然数）の信号線で共有する手段の双方を取り入れる。 - 特許庁

An A/D converter 18 converts an analog audio signal from a microphone 4 or the like into digital data, an S/P.format conversion section 19 applies serial/parallel conversion to the digital data and converts the format of the digital data into a USB format, adds a synchronous flag to the data, which are sequentially stored in an FIFO 20.例文帳に追加

マイク４等からのアナログオーディオ信号は、Ａ／Ｄ変換器１８でディジタルデータに変換され、Ｓ／Ｐ・フォーマット変換部１９でシリアル／パラレル変換されると共に、ＵＳＢフォーマットに変換され、且つ同期フラグを付加してＦＩＦＯ２０に順次格納される。 - 特許庁

The image recording device includes: a plurality of transmission lines 166 provided in a plurality of ink droplet discharge parts, respectively and transmitting each pixel signal of a parallel image signal converted by a serial/parallel conversion part to the corresponding ink droplet discharge part; and a detection part 152 detecting presence/absence of errors of the parallel image signal based on the pixel signal transmitted to each transmission line 166.例文帳に追加

複数のインク滴吐出部毎に設けられると共に、シリアル／パラレル変換部で変換されたパラレル画像信号の各画素信号を対応するインク滴吐出部に伝送する複数の伝送線１６６と、伝送線１６６の各々に伝送された画素信号に基づいてパラレル画像信号の誤りの有無を検出する検出部１５２と、を備える。 - 特許庁

A control circuit for A/D converters comprises a control portion 111 for generating CS signals and clock signals sent to the many A/D converters, first and second serial/parallel conversion portions 112 and 113 for converting serial data signals sent from the many A/D converters into parallel data signals, first and second data storage portion 114 and 115 for storing the parallel data.例文帳に追加

ADコンバータ制御回路は複数のADコンバータに対するＣＳ信号、クロック信号を生成するコントロール部１１１と複数のADコンバータからのシリアルデータ信号をパラレルに変換するシリアルパラレル１変換部１１２、シリアルパラレル２変換部１１３とパラレルデータを格納するデータ１格納部１１４とデータ２格納部１１５で構成される。 - 特許庁

To provide a serial-parallel conversion circuit by which the content of output data of a synchronous serial data circuit can be measured in real time without problems even when a conventional slow measuring instrument is employed.例文帳に追加

同期式シリアルデータ回路の出力データの内容を、既存の低速測定装置を使っても、問題なくリアルタイムに測定可能にするシリアル・パラレル変換回路を提供する。 - 特許庁

An parallel type of A/D conversion circuit 200 translates an analog voltage VIN to a digital value DOUT for every predetermined periods by a clock signal CLK, using chopper version comparators 1-7.例文帳に追加

並列型のＡ／Ｄ変換回路２００は、チョッパ型コンパレータ１〜７を用いて、アナログ電圧ＶＩＮをクロック信号ＣＬＫにより所定周期毎にデジタル値ＤＯＵＴに変換する。 - 特許庁

To provide an image generator capable of reconstructing a CT image suppressing the degradation of space resolution while enjoying the profit such as artifact reduction by carrying out fan/parallel conversion.例文帳に追加

ファンパラ変換を行うことによるアーチファクト低減等の利益を享受しつつ、空間分解能の低下を抑えたＣＴ画像の再構成が可能な画像生成装置を得る。 - 特許庁

The S/P sections 102-1, 102-2 input the digital transmission signals, and apply series/parallel conversion, then modulates the signals following an instruction sent from the modulation system controller 155.例文帳に追加

Ｓ／Ｐ部１０２−１、１０２−２は、送信ディジタル信号を入力し、直並列変換処理を行い、変調方法制御部１５５からの指示に従って適応変調処理を行う。 - 特許庁

To prevent the occurrence of image density unevenness, by preventing the occurrence of temporal variation (jitter) in a duty ratio of a development AC clock signal, when performing parallel/serial conversion of the development AC clock signal.例文帳に追加

現像ＡＣクロック信号をパラレル／シリアル変換する際に、現像ＡＣクロック信号のデューティ比に経時変動（ジッタ）が発生することを防止し、画像濃度ムラの発生を防止する。 - 特許庁

A series/parallel conversion unit 105 outputs data corresponding to the plurality of communication rates respectively to one signal line, and outputs the enable signals in timing to the output of the data.例文帳に追加

並列／直列変換部１０５は、複数の通信レートのそれぞれに対応するデータを、１つの信号線上に出力し、データが出力されたタイミングで、イネーブルを出力する。 - 特許庁

The RIP module 300 runs a plurality of page conversion processing threads 312-1, 312-2, ..., 312-N in its inside to perform RIP processing for a plurality of pages in parallel by using the individual threads.例文帳に追加

ＲＩＰモジュール３００は、内部で複数のページ変換処理スレッド３１２−１，３１２−２，…３１２−Ｎを走らせ、それら各スレッドにより複数のページを並列的にＲＩＰ処理する。 - 特許庁

An input stop circuit 17 is provided on an input side of a PLL 16 included in the serial-parallel conversion circuit 15 of a display controller 12, and an output stop circuit 18 is provided on an output side.例文帳に追加

ディスプレイコントローラ１２のパラシリ変換回路１５に含まれるＰＬＬ１６の入力側に入力停止回路１７を、出力側に出力停止回路１８を設ける。 - 特許庁

In the case of using a data channel, a modulation signal is subjected to serial parallel conversion (402) and Fourier inverse transform (403) to generate a quadrature frequency multiplexing signal and the signal is transmitted by the multicarrier system.例文帳に追加

データチャネルを使用する場合は、変調信号をシリアルパラレル変換（４０２）、フーリエ逆変換（４０３）して直交周波数多重信号を生成しマルチキャリア方式で送信する。 - 特許庁

A P/S conversion clock 7 having a fixed frequency and outputted from a clock generator 5 and a parallel signal clock 6 are inputted to a load signal generation circuit 1 and a load signal 9 is outputted.例文帳に追加

クロック発生器５からの固定周波数のパラレル／シリアル変換用クロック７とパラレル信号用クロック６は、ロード信号生成回路１に入力され、ロード信号９が出力される。 - 特許庁

The processing part carries out optimization calculation so that the sum of distances between the corresponding characteristic points is minimized to find parameters of conversion including parallel movement, rotational movement, and scaling (S109).例文帳に追加

処理部は、対応する特徴点同士の距離の和等が最小になるように最適化計算を行い，並進移動，回転移動，スケーリングを含む変換パラメータを求める（Ｓ１０９）。 - 特許庁

In order to reduce the duty ratio of the sampling optical signal, the optical serial-parallel conversion apparatus 30 is coupled between the optical sampling system (50) and the optical quantization/coding device (40).例文帳に追加

標本化光信号のデューティ比を低減するため、光標本化装置（５０）と光量子化・符号化装置（４０）の間に光シリアル−ラルパラレル変換装置３０が結合される。 - 特許庁

An I/O terminal board 11 takes in external input data by a DI/O circuit 11A having an insulating means and converts input parallel data into serial data by a conversion circuit 11B.例文帳に追加

入出力端子台１１は外部入力データを絶縁手段を有するＤＩ／Ｏ回路１１Ａで取り込み、入力パラレルデータを変換回路１１Ｂでシリアルデータに変換する。 - 特許庁

The multi-level converter 32A includes six power modules PM11-PM16 corresponding to a voltage conversion level, six capacitors C1-C6, parallel cooling waterways 168.1-168.8, and a bus bar 162.例文帳に追加

マルチレベルコンバータ３２Ａは、電圧変換レベルに応じた６つのパワーモジュールＰＭ１１〜ＰＭ１６と、６つのコンデンサＣ１〜Ｃ６と、並列する冷却水路１６８．１〜１６８．８と、バスバー１６２とを含む。 - 特許庁

To provide a serial-parallel analog-digital conversion circuit capable of reducing an offset-voltage error and capable of decreasing a circuit scale and a power consumption and a mobile object communication terminal.例文帳に追加

オフセット電圧誤差を減少することができ、回路規模及び消費電力を減少することができる直並列アナログデジタル変換回路及び移動体通信端末を提供する。 - 特許庁

An S/P section 33 converts a main line video signal 2 captured by a lens 24b from a serial signal into a parallel signal, and a Down_conv section 34 performs down-conversion to SD video images.例文帳に追加

Ｓ／Ｐ部３３はレンズ２４ｂで撮影された本線映像信号２をシリアル信号からパラレル信号に変換し、Ｄｏｗｎ_ｃｏｎｖ部３４はＳＤ映像にダウンコンバートを行う。 - 特許庁

First and second channels 20 and 22 include clock phase shift circuits 26 and 28 and signal generation blocks 10 and 12 having memories, parallel/serial conversion circuits and DACs.例文帳に追加

第１及び第２チャンネル２０及び２２は、クロック位相シフト回路２６及び２８と、メモリ、並直列変換回路、ＤＡＣを有する信号発生ブロック１０及び１２を具えている。 - 特許庁

The constant-voltage circuit 110 receives a constant voltage from the constant-voltage circuit 110 and generates four currents, having capacity according to a predetermined voltage current conversion rate, which are outputted in parallel.例文帳に追加

定電圧回路１１０は、定電圧回路１１０からの定電圧を受けて、所定の電圧電流変換率に応じた大きさの電流を４つ生成して並列に出力する。 - 特許庁

First-half two-data periods of data being 4 parallel signals having 4 data widths are write periods, and the output of the input data conversion section 1 is given to the DRAM blocks 70-73 and 80-83.例文帳に追加

４並列化された４データ幅を有するデータの前半２データ期間は書込み期間であり、入力データ変換部１の出力をＤＲＡＭブロック７０〜７３，８０〜８３に送出する。 - 特許庁

An original read path a includes an original data input control section 201, a magnification block 202, a data compression section 1503, a selector 2(207), a data conversion section 1504, and a parallel data I/F 1505.例文帳に追加

原稿の読み込みのパスａは、原稿データ入力制御部２０１，変倍ブロック２０２，データ圧縮部１５０３，セレクタ２（２０７），データ変換部１５０４，パラレルデータＩ／Ｆ１５０５となる。 - 特許庁

A parallel circuit of a second capacitor 12 and a power conversion circuit 13 which recovers the electric power stored on the secondary side of the capacitor 12 is connected to the secondary side of the transformer 9.例文帳に追加

変流器９の２次側には第２のコンデンサ１２とこの第２のコンデンサに蓄えられた電力を回収する電力変換回路１３との並列回路が接続されている。 - 特許庁

A conversion circuit 10 is provided for converting parallel input patterns received by plural input terminals to series output patterns outputted successively from an output terminal.例文帳に追加

接続試験時に、複数の入力端子で受けた並列の入力パターンを、出力端子から順次に出力する直列の出力パターンに変換する変換回路１０を備えた。 - 特許庁

Video signals outputted from the four pixels provided with the color filters R, B, Ga, Gb are sent in parallel to A/D conversion units 4a-4d and outputted as digital signals.例文帳に追加

そして、色フィルタＲ，Ｂ，Ｇａ，Ｇｂが設けられた４画素から出力される映像信号を並列的にＡ／Ｄ変換部４ａ〜４ｄに送出し、デジタル信号として出力する。 - 特許庁

To provide an automatic skew adjustment device that can automatically adjust a skew between serial transmission lines, when using a plurality of the serial transmission lines for high speed parallel-serial conversion transmission.例文帳に追加

高速パラレル-シリアル変換伝送において複数のシリアル伝送路を用いる場合に、シリアル伝送路間のスキューを自動的に調整することができる自動スキュー調整装置を提供する。 - 特許庁

The noncontact tag 1 comprises an antenna coil 11, a power supply circuit 12, a clock generation circuit 13, a data setting circuit 14, a parallel-serial conversion circuit 15, and a load modulation circuit 16.例文帳に追加

非接触タグ１は、アンテナコイル１１と、電源回路１２と、クロック生成回路１３と、データ設定回路１４と、パラレル・シリアル変換回路１５と、負荷変調回路１６と、を備えている。 - 特許庁

The retiming circuit 8 receives output data from the 1:2 S/P conversion circuits 2, 3, 5, 6 at an output stage and the D-FF circuits 4, 7 and outputs a parallel data signal 19.例文帳に追加

出力段の１：２Ｓ／Ｐ変換回路２、３、５、６およびＤ−ＦＦ４、７からの出力データを、リタイミング回路８に入力し、パラレルデータ信号１９を出力する。 - 特許庁

In the transmission circuit device 1, a power source voltage control circuit 10 is constituted of an analog regulator and a current voltage conversion circuit 20 is constituted only of a serial inductor 21 and a parallel capacitor 22.例文帳に追加

送信回路装置１は、電源電圧制御回路１０をアナログレギュレータで構成し、電流電圧変換回路２０を直列インダクタ２１及び並列キャパシタ２２だけで構成する。 - 特許庁

To reduce a chip size by reducing the number of memory elements or the number of output signal lines after A/D conversion in a CMOS image sensor on which parallel A/D converters are mounted.例文帳に追加

列並列型のＡＤ変換器が搭載されたＣＭＯＳイメージセンサにおけるＡＤ変換された後のメモリー素子数や出力信号線の数を減少させてチップサイズを小さくする。 - 特許庁

A photoelectric conversion device 2 includes a substrate 6, photoelectric conversion elements 5 provided above the substrate 6, rectifiers 4 provided below the substrate 6, and via conductors 7, each of which electrically connects one of the rectifiers 4 parallel with one of the photoelectric conversion elements 5 so that the rectification direction is set as an opposite direction of an output voltage.例文帳に追加

光電変換装置２であって、基板６と、基板６の上方に設けられた光電変換素子５と、基板６の下方に設けられた整流素子４と、基板６内に設けられ、整流素子４を光電変換素子５に整流方向が出力電圧に対して逆方向となるように電気的に並列に接続したビア導体７とを備えている。 - 特許庁

A printing data erasing section 17 overwrites the storage area of printing data read by an image conversion section 16 with fixed data in parallel with image conversion by the image conversion section and overwrites a storage area overwritten with the fixed data with random number data generated in a random number generation section 18 after printing ends.例文帳に追加

印刷データ消去部１７は、画像変換部１６によって読み出された印刷データの記憶領域に対して、画像変換部による画像変換処理と並行して固定データを上書きし、印刷処理の終了後に、固定データが上書きされた記憶領域に、更に乱数生成部１８で生成した乱数データを上書きする。 - 特許庁