「parallel conversion」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

In the transmission, the control data are converted into serial signals of a serial format specification of the inspection target 2 by a parallel/serial conversion circuit 30 and transmitted from an interface C24 to the inspection target 2.例文帳に追加

送信時にパラレル／シリアル変換回路３０で検査対象２のシリアルフォーマット仕様のシリアル信号に変換、インターフェイスＣ２４から検査対象２へ送信される。 - 特許庁

A MIMO modulator 107 carries out serial parallel conversion of the rearranged second transmission data to form a plurality of data streams, and modulates the plurality of data streams.例文帳に追加

ＭＩＭＯ変調部１０７は、並び替えられた第二の送信データをシリアルパラレル変換することにより複数のデータストリームを生成し、複数のデータストリームを変調する。 - 特許庁

An original point data 23 out of the data held in the serial/parallel conversion part 5 is held in a register 21 with an original point passing bit 24 indicating the original point passing of a serial encoder.例文帳に追加

シリアル／パラレル変換部５に保持されたデータのうちの原点位置データ２３はシリアルエンコーダの原点通過を示す原点通過ビット２４でレジスタ２１に保持される。 - 特許庁

When the CPU 10 is in the sleep mode, a parallel/serial conversion circuit 40 detects state changes of the switches 51-54, and notifies the CPU 10 about the state changes by an interrupt.例文帳に追加

またＣＰＵ１０がスリープモードの場合、パラレル／シリアル変換回路４０がスイッチ５１〜５４の状態変化を検出し、割り込みによりＣＰＵ１０へ状態変化を通知する。 - 特許庁

The data control parts 30a, 30b, 30c and 30d perform the serial-parallel conversion by shifting by the corrected number of bits from the previously set number of bits at predetermined timing, respectively.例文帳に追加

データ管理部３０ａ、３０ｂ、３０ｃ、３０ｄは、それぞれ、所定のタイミングで、予め定められたビット数から補正ビット数シフトしてシリアル・パラレル変換する。 - 特許庁

The parallel-serial converter 100 includes: a conversion circuit 110: a flip-flop circuit 120; a generation circuit 130; a detection circuit 140; and a control circuit 150.例文帳に追加

パラレル−シリアル変換器１００は、変換回路１１０と、フリップフロップ回路１２０と、生成回路１３０と、検出回路１４０と、制御回路１５０と、を備えている。 - 特許庁

A net-cue signal generating device 200 extracts a clock 205 from a serial-parallel conversion circuit 203 and supplies it to a data memory part 213 and an address control counter 217.例文帳に追加

ネットキュー信号生成装置２００は、シリアル・パラレル変換回路２０３からクロック２０５を抽出し、これをデータメモリ部２１３とアドレス制御カウンタ２１７に供給する。 - 特許庁

To provide a parallel-serial conversion circuit capable of transmitting serial data without the need for a transmission path for a bit delimiter signal with low power consumption while preventing the circuit scale from being increased.例文帳に追加

回路規模の増大を防ぎ、低消費電力で、ビット区切り信号の伝送経路を設けずにシリアルデータを伝送可能なパラレル・シリアル変換回路を提供する。 - 特許庁

A 1 to n serial parallel conversion circuit 113 synchronously receives n-multiple data 111 with a system clock 112 and separates the data 111 into 1st-n-th separated data 1141-114n.例文帳に追加

ｎ多重データ１１１はシステムクロック１１２に同期して１対ｎ直並列変換回路１１３に入力されて、第１〜第ｎの分離データ１１４_1〜１１４_nに分離される。 - 特許庁

After subjecting the synchronized error signal to parallel conversion (S6), the signal is subjected to Fourier transformation (S7), and the amplitude and phase are modulated, so that they can be processed by the OFDM system (S8).例文帳に追加

この同期化したエラー信号をパラレル変換した後（Ｓ６）、フーリエ変換し（Ｓ７）、その振幅と位相をＯＦＤＭシステムで処理可能に変調する（Ｓ８）。 - 特許庁

To provide a semiconductor integrated circuit device which enables inspection of high-speed operation circuits such as a serial parallel conversion circuit etc. by a general semiconductor integrated circuit inspection device.例文帳に追加

一般的な半導体集積回路検査装置によるシリアルパラレル変換回路等の高速動作回路の検査が可能な半導体集積回路装置を提供すること。 - 特許庁

In a parallel A/D conversion circuit 1, a center value of a reference potential is adjusted by an average signal of an input analog signal such as a reproduced RF signal of an optical disk.例文帳に追加

並列型Ａ／Ｄ変換回路１において、基準電位の中心値を光ディスクの再生ＲＦ信号等の入力アナログ信号の平均値で調整する。 - 特許庁

To obtain a power conversion system in which noise accompanying the driving is reduced through a common noise reducer, even when a plurality of power converters are connected in parallel, and the size can be reduced easily.例文帳に追加

本発明は、複数の電力変換装置を並列接続させるときでも、駆動に伴うノイズを共通のノイズ低減装置により低減させ、容易に小型化を図る。 - 特許庁

In this device, a conversion circuit, which converts a digital signal which are to be inputted in parallel into a time series pulse signal and which can input the signal to the circuit of the poststage with a single signal line, is provided.例文帳に追加

並列入力されたデジタルデータ信号を時系列パルス信号を変換し、単一信号線で後段回路に入力出来る変換回路を設ける。 - 特許庁

To provide a serial-parallel conversion circuit which can reduce a circuit scale while coping with a plurality of transmission rates having a relation of N times (N is an integer equal to or larger than 2).例文帳に追加

Ｎ倍（Ｎは、２以上の整数）の関係にある複数の伝送レートに対応しつつ、回路規模の削減を図ることが可能なシリアルパラレル変換回路を提供する。 - 特許庁

The high-speed I/F circuit block HB includes a physical layer circuit PHY including a receiver circuit and a logic circuit HL for high-speed I/F including a serial/parallel conversion circuit.例文帳に追加

高速Ｉ／Ｆ回路ブロックＨＢは、レシーバ回路を含む物理層回路ＰＨＹと、シリアル／パラレル変換回路を含む高速Ｉ／Ｆ用ロジック回路ＨＬを含む。 - 特許庁

In addition to the monitor signal, an identifier information TAG showing a format of conversion from the parallel signal to the serial signal is output from the external terminal of the integrated circuit 10.例文帳に追加

該モニタ信号と共に、パラレル信号からシリアル信号への変換のフォーマットを示す識別子情報ＴＡＧを集積回路１０の外部端子から出力する。 - 特許庁

To provide a sampling filter for simultaneously attaining a positive tap coefficient and a negative tap coefficient without connecting unipolar voltage current conversion circuits in parallel.例文帳に追加

単極性の電圧電流変換回路を並列に接続することなく、正のタップ係数と負のタップ係数を同時に実現することができるサンプリングフィルタを提供する。 - 特許庁

Then the serial parallel conversion section 205 outputs the significant factors decoded by the pipeline in combination with the nonsignificant factors in response to the received factor identification signal.例文帳に追加

そしてシリアルパラレル変換部205で伝送された係数識別信号に応じて、パイプラインにより復号化された有意係数が非有意係数と組み合わされて出力される。 - 特許庁

When receiving the 'link processing start reception' particular code from a serial / parallel conversion circuit 614 via a decoder 615, the link processing sequencer 110 reaches a link establishing state.例文帳に追加

リンク処理シーケンサ１１０は、シリアル→パラレル変換回路６１４からデコーダ６１５を介して「リンク処理開始受信」特殊コードを受信すると、リンク確立状態とする。 - 特許庁

The parallel-serial conversion unit 22 forms a signal frame in a form in which a signal is included at a beginning by firstly processing the signal whose constraint on timing is severe.例文帳に追加

パラレルシリアル変換部２２は、タイミング上の制約が厳しい信号を最初に処理することにより、その信号が最初に含まれる形で信号フレームを形成する。 - 特許庁

To provide a Gigabit Ethernet (R) multiplexing system which includes a serial/parallel conversion function for monitoring a port boundary continuously, without decreasing the transmission efficiency of serial data.例文帳に追加

シリアルデータの伝送効率を落とさず、常時ポート境界を監視することができるシリアル−パラレル変換機能を備えたギガビットイーサネット多重装置を提供する。 - 特許庁

A conversion circuit 57 consists of a gate array for generating six parallel drive signals D in accordance with serial control signals from a main control device 19.例文帳に追加

変換回路５７はゲートアレイから構成されたものであり、メイン制御装置１９からのシリアルな制御信号に基づいてパラレルな６個のドライブ信号Ｄを生成する。 - 特許庁

To provide an X-ray CT (Computed Tomography) apparatus performing fan/parallel conversion to projection data collected by performing a scan while changing height of a photographic table.例文帳に追加

撮影テーブルの高さを変化させながらスキャンして収集された投影データに対してファンパラ変換を行うことができるＸ線ＣＴ装置を提供する。 - 特許庁

The booster block U1, a current dividing diode DS1, a polarity conversion circuit P1, and a serial connector of the booster capacitor C1 are connected to the main diode DM in parallel.例文帳に追加

増圧ブロックＵ１は、電流分配用ダイオードＤＳ１、極性変換回路Ｐ１、及び増圧コンデンサＣ１の直列接続体を主ダイオードＤＭに並列してなる。 - 特許庁

The data written in the cell buffer are read in prescribed timing and fed to the buffer input output section 32 and a 16/8 parallel conversion section 36 reduces the bit width to a half.例文帳に追加

セルバッファに書き込まれたデータは、所定のタイミングで読み出されてバッファ入出力部に送られ、１６／８パラレル変換部３６においてビット幅が１／２倍される。 - 特許庁

To realize miniaturization and cost-reduction for an image processor that applies resolution conversion through parallel processing attended with a prescribed interpolation arithmetic operation.例文帳に追加

所定の補間演算を伴った上で並列処理により解像度変換を行う画像処理装置であって、小型化及びコストダウンを実現した画像処理装置を提供する。 - 特許庁

To provide a parallel-serial conversion circuit that can reduce power consumption while suppressing skew and jitter of a data signal and a strobe signal to the utmost.例文帳に追加

データ信号及びストローブ信号のスキュー及びジッタを極力抑制しながら、消費電力を低減することができるパラレル−シリアル変換回路を提供する。 - 特許庁

PARALLEL-SERIAL CONVERSION CIRCUIT, SERIAL DATA GENERATING CIRCUIT, SYNCHRONIZING SIGNAL GENERATING CIRCUIT, CLOCK SIGNAL GENERATING CIRCUIT, SERIAL DATA TRANSMISSION APPARATUS, SERIAL DATA RECEIVER, AND SERIAL DATA TRANSMISSION SYSTEM例文帳に追加

パラレル・シリアル変換回路、シリアルデータ生成回路、同期信号生成回路、クロック信号生成回路、シリアルデータ送信装置、シリアルデータ受信装置およびシリアルデータ伝送システム - 特許庁

When transmitting, the control circuit 200 performs the parallel/serial conversion of transmit data, converts the data to the format determined by the communication standards, and outputs the converted data to the Mbus.例文帳に追加

制御回路２００において、送信のとき送信データをパラレル／シリアル変換し、さらに通信規格によって決められたフォーマットに変換してＭｂｕｓに出力する。 - 特許庁

Furthermore, an S/P conversion circuit 11 converts serial data into parallel data whose number is equal to number of columns C of a matrix to write the data to the two RAMs 31, 32.例文帳に追加

また、Ｓ／Ｐ変換回路１１によって、シリアルのデータをマトリクスの列数Ｃと同じ数のパラレルデータに変換して２つのＲＡＭ３１、ＲＡＭ３２にデータを書き込む。 - 特許庁

To provide a power conversion device and a protection method for power conversion devices wherein if one of conversion units operated in parallel fails, degradation in the switching characteristics of and heat deterioration in the semiconductor switching elements of the other conversion units are prevented and thus it can be prevented from leading to a critical failure, such as breakdown of a semiconductor switching element or arm short-circuiting in the device.例文帳に追加

並列運転される変換部の１つが故障した場合、他の変換部の半導体スイッチング素子のスイッチング特性の悪化又は熱劣化を未然に防止し、半導体スイッチング素子の絶縁破壊又は装置のアーム短絡故障などの重大故障への波及を防止することができる電力変換装置及び電力変換装置の保護方法を提供する。 - 特許庁

The line memory device 100 includes a line memory macro 101 which uses serial/parallel conversion, a shift register 111 which has its capacity equal to the bit width of the data to be converted into the parallel data, a selector 109 and a control block 110 which controls the register 111 and selector 109.例文帳に追加

ラインメモリ装置１００は、シリアルパラレル変換を用いたラインメモリマクロ１０１、パラレル変換するデータのビット幅と同じ容量のシフトレジスタ１１１、セレクタ１０９、シフトレジスタ１１１とセレクタ１０９を制御する制御ブロック１１０とを備える。 - 特許庁

A board-side IC substrate 601 for mounting serial-parallel conversion ICs 616 to 619 is provided at the side of the game board 6, and the serial data are converted into parallel data and are supplied to respective lamps 125a to 125f, 126a to 126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

The extent of parallel translation between reduction pictures is estimated (S4), and that between input pictures is estimated for each block, and transformation parameters corresponding the perspective conversion are estimated from this extent of parallel translation by the method of linear least squares (S5).例文帳に追加

縮小画像間の平行移動量を推定し（Ｓ４）、次に入力画像間の平行移動量をブロック毎に推定し、その平行移動量から線形最小２乗法により透視変換に対応した変形パラメータを推定する（Ｓ５）。 - 特許庁

A signal detector reproduces data, on the basis of reproduction signals read from multiple tracks where multiple pieces of parallel data acquired through a serial-parallel conversion of the data are written, by using a reproducing head whose width is wider than the width of each track.例文帳に追加

データを直並列変換して得られる複数の並列データが書き込まれた複数のトラックから、トラック幅よりも大きな幅を有する再生ヘッドを用いて読み出された再生信号に基づいて前記データを再生する装置が提供される。 - 特許庁

A game board side IC board 601 with a serial-parallel conversion ICs 616-619 placed on it is installed on the side of the game board 6 and serial data are converted into parallel data to be supplied to respective lamps 125a-125f and 126a-126f on the game board 6.例文帳に追加

遊技盤６側にはシリアル−パラレル変換ＩＣ６１６〜６１９を搭載した盤側ＩＣ基板６０１が設けられ、シリアルデータをパラレルデータに変換して遊技盤６上の各ランプ１２５ａ〜１２５ｆ，１２６ａ〜１２６ｆに供給する。 - 特許庁

To achieve the combination of independent optimum input and output bus width by equipping with a data transmission controller for effecting equivalent transmission capacity conversion between parallel-serial to permit customization by making a parallel bus width and a serial lane independent.例文帳に追加

本発明の目的は、パラレル-シリアル間の等価伝送容量変換を行うデータ伝送制御装置を具備し、パラレルバス幅、シリアルレーンを独立することでカスタマイズ可能とし、独立して最適な入出力バス幅の組み合わせを実現することにある。 - 特許庁

One of six parallel-serial conversion circuits 51 synchronizes a parallel composite signal CMP-P with 8-bit width inputted in 13.5 MHz frequency with a bit clock B-CLK outputted by a data clock output circuit 52 and converts it into a serial composite CMP-S.例文帳に追加

６個の並列直列変換回路５１の一つは、13.5MHzの周波数で入力される８ビット幅の並列のコンポジット信号CMP-Pを、データクロック出力回路５２が出力するビットクロックB-CLKに同期して、直列のコンポジット信号CMP-Sへと変換する。 - 特許庁

The data read from the FIFO 14 are given to a P/ S.format conversion section 15, which applies parallel/serial conversion to the data and converts the format of the data into an audio format, a D/A converter 16 receiving the data converts the data into an analog audio output signal and provides an output.例文帳に追加

ＦＩＦＯ１４から読み出されたデータは、Ｐ／Ｓ・フォーマット変換部１５でパラレル／シリアル変換されると共にオーディオフォーマットに変換されたのち、Ｄ／Ａ変換器１６でＤ／Ａ変換されてアナログオーディオ出力信号として出力される。 - 特許庁

The FPC conversion cable 1 is provided, wherein a parallel ATA (advanced technology attachment) connector 3 is provided at one end part of a flexible printed circuit board 2, a serial ATA connector 4 is provided at the other end part, and an interface conversion chip 5 is mounted on the flexible printed circuit board.例文帳に追加

フレキシブルプリント基板２の一方の端部にパラレルＡＴＡコネクタ３を設け、他方の端部にシリアルＡＴＡコネクタ４を設け、当該フレキシブルプリント基板上にインターフェイス変換チップ５を搭載したＦＰＣ変換ケーブル１とする。 - 特許庁

The steering angles mixture calculation part 43 has a parallel redundant signal of the detected value of the steering angle and the conversion steering angle input thereinto, while weighting the detected value of the steering angle and conversion steering angle respectively for mixing them for generating a mixed steering angle.例文帳に追加

混合操舵角算出部４３は、操舵角の検出値と変換操舵角との並列冗長信号を入力し、操舵角の検出値と変換操舵角にそれぞれ重み付けをして、両者を混合して混合操舵角を生成する。 - 特許庁

In the voltage/current conversion gain controller 100, a plurality of variable capacitor type voltage/current converting sections 11 to 14 (called as "voltage/current converting section 1n") are connected in parallel, wherein the maximum voltage/current conversion gain is set to a predetermined scale factor.例文帳に追加

電圧電流変換利得制御器１００は、最大電圧電流変換利得が所定の倍率に設定された複数の可変容量型の電圧電流変換部１１〜１４（「電圧電流変換部１ｎ」という。）が並列に接続される。 - 特許庁

The current voltage conversion circuit 20 generates the supply signal B formed by multiplying voltage of the control signal A by about (a) and multiplying the current of the control signal A by about 1/a according to conversion ratio (a) determined by constants of the serial inductor 21 and the parallel capacitor 22.例文帳に追加

電流電圧変換回路２０は、直列インダクタ２１及び並列キャパシタ２２の定数で決まる変換比ａに従って、制御信号Ａの電圧を約ａ倍しかつ電流を約１／ａ倍した供給信号Ｂを生成する。 - 特許庁

In this vacuum pump, the turbo molecular pump body 300 and the control device 400 are provided with a converting circuit 363 and a converting circuit 463 for performing serial/parallel conversion and parallel/serial conversion respectively, and control signals existing between the turbo molecular pump body 300 and the control device 400 can be communicated using a serial communication bus 360.例文帳に追加

ターボ分子ポンプ本体３００と制御装置４００は、シリアル−パラレル変換及びパラレル−シリアル変換を行う変換回路３６３及び変換回路４６３をそれぞれ備えており、ターボ分子ポンプ本体３００と制御装置４００との間に存在する制御信号をシリアル通信バス３６０を用いて、交信することが可能である。 - 特許庁