| 例文 |
parallel dataの部分一致の例文一覧と使い方
該当件数 : 2850件
The disk drive device 9 writes respective pieces of the data received in parallel into plural sectors.例文帳に追加
ディスクドライブ装置9は、パラレルに受け取った各データを複数のセクタにパラレルに書き込む。 - 特許庁
A parallel processing processor 30 receives the received data via an input multiplexer 20.例文帳に追加
各入力データは、入力マルチプレクサ20を経て並列処理プロセッサ30に与えられる。 - 特許庁
Under these control, plural data can be transferred temporally in parallel.例文帳に追加
このような制御により、時間的に並行して複数のデータ転送が実行可能になる。 - 特許庁
The parallel/serial conversion part 10 reads out data from the FIFO 6 on the basis of this signal.例文帳に追加
パラレル/シリアル変換部10は、この信号に基づいてFIFO6からデータを読み出す。 - 特許庁
A transmission control part 2 inputs a serial data 1 into a serial/parallel conversion part 5.例文帳に追加
伝送制御部2はシリアルデータ1をシフトクロック4でシリアル/パラレル変換部5へ入力する。 - 特許庁
When a data write range covers plural tracks, both heads carry out their processing in parallel to each other.例文帳に追加
データライト範囲が複数トラックに跨る場合には、複数のヘッドで並列処理を行なう。 - 特許庁
To realize data structure conversion between a serial packet and a parallel packet, without causing increase in the load of a CPU.例文帳に追加
シリアル・パラレル間のデータ構造変換をCPUの負荷を増大させずに実現する。 - 特許庁
The output data conversion section 2 coverts the parallel signal into a serial signal and outputs.例文帳に追加
出力データ変換部2は並列信号を直列信号に変換して出力する。 - 特許庁
To provide a processor where the data path size at the time of multiple parallel operation is not limited by the data path size at the time of single operation.例文帳に追加
複数の並列演算時のデータパス・サイズが単一演算時のデータパス・サイズの制限を受けないプロセッサの提供。 - 特許庁
A memory 20 previously stores advance/delay references, corresponding to layout patterns of bit data values in the parallel data.例文帳に追加
記憶部20には、予めパラレルデータにおけるビットデータ値の配列パターンに対応した進み/遅れ基準が記憶されている。 - 特許庁
Data can be transferred to plural parallel data communication mediums (46, 50, 78, 48, 54 and 80) by the method.例文帳に追加
上記技法によってデータを複数の並列データ通信媒体(46、50、78、48、54、80)に転送することができる。 - 特許庁
When image data is transferred from a printer controller to a printer engine, print data of a plurality of pixels is transferred simultaneously in parallel.例文帳に追加
プリンタコントローラからプリンタエンジンにイメージデータを転送する際に、複数画素の印刷データを同時にパラレルに転送する。 - 特許庁
A word data parallel transmission path for transferring data from the key register 130 storing the key K to other parts is not provided in the secure processor.例文帳に追加
鍵Kを格納する鍵レジスタ130から他へデータを転送する語データ並列伝送経路を設けていない。 - 特許庁
Vector data is row distributed to distributed data memory MA of element computers 10 to 30 that perform a plurality of parallel processings.例文帳に追加
ベクトルデータは、複数の並列処理を行う要素計算機10〜30の分散データメモリMAに行分散される。 - 特許庁
To transmit current voice data in parallel with the transmission of stored image data.例文帳に追加
蓄積された画像データを送信するのと並行して現状の音声データの送信を可能とする方法を提供する。 - 特許庁
The printer 200 performs printing and punching in parallel based on the received print data and processing part data.例文帳に追加
印刷装置200は、受信した印刷データおよび加工箇所データに基づいて印刷および穴あけを並行して行う。 - 特許庁
A plurality of partition walls 10 are provided parallel to the data electrodes 9 between the data electrodes 9 on the insulation layer 8.例文帳に追加
また、データ電極9間の絶縁体層8の上にデータ電極9と平行に複数の隔壁10を設ける。 - 特許庁
The video transmitting device transmits metadata including scene information on the video data as well in parallel to the transmission of the video data.例文帳に追加
また、映像送信装置は、映像データの送信と並行して、映像データのシーン情報を含むメタデータも送信する。 - 特許庁
These data are latched by a latch circuit 3, and output to the outside via a parallel output data terminal DOUT <n:0>.例文帳に追加
これ等のデータはラッチ回路3でラッチされ、パラレル出力データ端子DOUT<n:0>を介して外部に出力される。 - 特許庁
The depunctured circuit receiving the bits converts input serial data into parallel data in the block unit and latches them to the latch circuit.例文帳に追加
これを受信したデパンクチャド回路では、ブロック単位に入力シリアルデータをパラレルデータへ変換してラッチ回路へラッチする。 - 特許庁
To provide an optimizing method of parallel image processing capable of enhancing a degree of parallelism in a parallel image processor to perform arithmetic processings of image data to be transferred in parallel.例文帳に追加
転送される画像データを並列に演算処理する並列画像処理装置において、演算処理の並列度を高めることができる並列画像処理最適化方法を提供する。 - 特許庁
To increase the RIP (Raster Image Processor) processing speed of VDP (Variable Data Print) by making a good use of merits of two systems of page parallel processing and object parallel processing in parallel processing using a multi-core CPU.例文帳に追加
マルチコアCPUを用いた並列処理において、ページ並列処理、オブジェクト並列処理の2つの方式それぞれのメリットを活かすことでVDPのRIP処理速度をより高める。 - 特許庁
The parallel program generating method 102 when automatically dividing data generates division candidates in parallel loops from a graph 113 representing array relation generated on the basis of the access pattern of arrays in the parallel loops (105).例文帳に追加
自動的にデータ分割を行う際に、並列ループ内の配列のアクセスパターンを元に生成された整列関係を表すグラフから、そのループにおける分割候補を生成する。 - 特許庁
In the buffer management system, a data storing processing means A11 divides data inputted from a data reading means A10 into groups by hash division and each of data processing means A13 to A15 executes data processing in parallel for each group.例文帳に追加
データ分類処理手段A11が、データ読出手段A10から入力されたデータをハッシュ分割してグループ別に分類した後、データ演算処理手段A13、A14、A15がグループ別ごとにデータ演算処理を並列して行う。 - 特許庁
A data output circuit includes a data generating circuit for generating output data and a serial output circuit which accepts an address to the data generating circuit, holds parallel data inputted while the address is being accepted, and outputs serially the output data generated by the data generating circuit and the held parallel data in response to an output instruction signal instructing output of data.例文帳に追加
出力データを生成するデータ生成回路と、データ生成回路に対するアドレスを受け付け、アドレスを受け付けている期間に入力されるパラレルデータを保持し、データの出力を指示する出力指示信号に応じて、データ生成回路によって生成される出力データと、保持されたパラレルデータとを、シリアルで出力するシリアル出力回路と、 を備えるデータ出力回路を構成する。 - 特許庁
In this transmission device, a first parallel data signal of N bits (N is a natural number) is subjected to parallel/serial conversion with a first conversion clock obtained by subjecting a reference clock to N multiplication, and a second parallel data signal of N×K (K is a natural number) bits is subjected to parallel/serial conversion with a second conversion clock obtained by subjecting the reference clock to N×K multiplication.例文帳に追加
N(Nは自然数)ビットの第1のパラレルデータ信号を、基準クロックをN逓倍した第1変換クロックでパラレル/シリアル変換を行い、N×K(Kは自然数)ビットの第2のパラレルデータ信号を、基準クロックをN×K逓倍した第2変換クロックでパラレル/シリアル変換を行う。 - 特許庁
Input data Din having been converted into parallel data by an S/P 10 are rearranged at an input rearrangement part 20 by the parallel data according to a predetermined rule and sequentially stored in a plurality of memories 41 to 44.例文帳に追加
S/P10で並列に変換された入力データDinは、入力並替部20において並列データ毎に、予め定められた規則に従って並べ替えられ、複数のメモリ41〜44に順次格納される。 - 特許庁
A data converter 27 is accessible in a bit parallel word serial format from a data bus 26 side, and is constituted of a plurality of basic data converters accessible in the bit serial word parallel format from an internal bus 25 side.例文帳に追加
データ変換器27は、データバス26側からビットパラレル・ワードシリアル形式でアクセス可能であり、内部バス25側からビットシリアル・ワードパラレル形式でアクセス可能な複数面の基本データ変換器によって構成される。 - 特許庁
Video tapes T1-Tn are reproduced in parallel, digital data conversion compression sections E1-En apply compression coding to reproduced data in parallel, and reproduction data after coding are written from respective write start positions A, B,..., C.例文帳に追加
ビデオテープT1 〜Tnを並行して再生し、デジタルデータ変換圧縮部E1 〜Enにて並行して圧縮符号化した後、夫々の書き込み開始位置A,B,…,Cから符号化後の再生データを書き込んでいく。 - 特許庁
To provide a synchronous transmission line through which parallel data is accurately received on a reception side with a gated clock generated based upon reference data showing whether the parallel data is effective or ineffective, and which reduces power consumption.例文帳に追加
並列データの有効/無効を示す参照用データに基づいて生成されるゲーティッドクロックにより、受信側で並列データが正確に受信されると共に消費電力が低減される同期伝送路を提供する。 - 特許庁
Data undergoes series/parallel conversion 30, cyclic prefix removal 32, FFT 34, multi-channel frequency domain equalization(FEQ) 12, and parallel/ series conversion 36 after the data are subjected to the TEQ 26, whereby an estimation of original data is formed.例文帳に追加
データは、TEQ26の後に、直並列変換30、サイクリックプレフィクスの除去32、FFT34、マルチチャネル周波数領域等化(FEQ)12、並直列変換36を受け、それにより原データの推定が形成される。 - 特許庁
The number of communicated data in parallel is made coincident with a maximum value attainable in the MIMO-SDMA wireless data communication under the control of the received data.例文帳に追加
受信するデータ数の制御により、並行して通信するデータ数をMIMO−SDMA無線データ通信で達成し得る最大値と一致させる。 - 特許庁
When a half number of bits or more of parallel input display data 10 are inverted at the same time, a display data generation part 4 inverts original display data.例文帳に追加
表示データ生成部4は並列の入力表示データ10のビット数の1/2以上が同時に反転する場合に、本来の表示データを反転させる。 - 特許庁
A processing unit (m bits) for parallel data of the MPU is adopted also as that for multi-line driving, and a data transfer unit (the number of bits of data) is unified.例文帳に追加
MPU(102)の並列データの処理単位(mビット)を、マルチライン駆動用の処理の単位としても採用し、データ転送の単位(データのビット数)を統一する。 - 特許庁
The inputted data rearranging part 101 receives continuous pieces of inputted data, rearranges pieces of the inputted data and transmits them to the parallel operation part 102.例文帳に追加
入力データ並び替え部101は、連続した入力データを受け取り当該入力データを並び替えて並列型演算部102に送出する。 - 特許庁
A main deflection computation section 63 computes computation data, based on main deflection data by receiving the main deflection data in parallel with the window frame determination section 62.例文帳に追加
主偏向演算部63は、窓枠判定部62と並列に主偏向データを入力され、主偏向データに基づき演算データを演算する。 - 特許庁
Serial/parallel conversion is performed on the control data by the conversion part 21 in accordance with an instruction of the synchronizing data, and the control data are stored in a buffer circuit 29 and then transmitted to the inspection target 2.例文帳に追加
同期データの指示により変換部21で制御データはシリアル/パラレル変換、バッファ回路29に蓄積された後、検査対象2へ送信される。 - 特許庁
The encoding circuit 320 encodes parallel data (a1,..., an) to generate encoded data (b1,..., bn) and parallelly outputs the encoded data to the circuit 110.例文帳に追加
符号化回路320は、パラレルデータ{a_1 ,…,a_n }を符号化して符号化データ{b_1 ,…,b_n }を生成し、前記符号化データをデータ保持回路110にパラレル出力する。 - 特許庁
A data processing system comprises a plurality of processing elements to process data and coupled in parallel to a bus via a control means that governs data communication.例文帳に追加
データ処理システムは、データの処理を行い、データ通信を管理する制御手段を経てバスに並列に結合された複数の処理素子を具える。 - 特許庁
Offset values o(Y0), o(Y1), ..., o(Yn) are found so that height data at a position of intersection of the parallel section shape data Zf_X0 and the orthogonal section shape data is equal.例文帳に追加
平行断面形状データZf_X0と直交断面形状データとの交差位置の高さデータが等しくなるようにオフセット値o(Y0),o(Y1),・・・,o(Yn)を求める。 - 特許庁
To prevent a logical scale from being increased in performing specific data processing by a hardware circuit in parallel with the data transfer of a non-aligned data unit.例文帳に追加
アラインされていないデータユニットのデータ転送と並行して特定のデータ処理をハードウェア回路にて行うにあたり論理規模が増大しないようにする。 - 特許庁
A pulse demodulation circuit 301 converts the data pulses into parallel data and outputs them to the parlor computer 900 via extended data lines ED1-ED4.例文帳に追加
パルス復調回路(301)は、このデータパルスをパラレルデータに変換し、拡張データライン(ED1〜ED4)を介してホールコンピュータ(900)へ出力する。 - 特許庁
A data conversion process is executed by being applied with a plurality of compression function execution units in a plurality of process sequences where divided data of a message data are inputted in parallel.例文帳に追加
メッセージデータの分割データを並列に入力する複数の処理系列の複数の圧縮関数実行部を適用したデータ変換処理を実行する。 - 特許庁
Functional blocks 8-11 descramble parallel input data RD10-RD13 to a data receiver controller 7, thus outputting descrambled data.例文帳に追加
データ受信制御装置7への並列入力データRDI0〜RDI3は、機能ブロック8〜11を経由することによってディスクランブルされて出力される。 - 特許庁
A scrambler circuit 2 scrambles parallel input data SD10-SD13 to a parallel data transmission controller 1 and a flag generator circuit 5 adds expanded flags to the scrambled data passed through an FCS generator circuit 2 and a zero insertion circuit, thus outputting data.例文帳に追加
並列データ送信制御装置1への並列入力データSDI0〜SDI3は、スクランブラ回路2でスクランブルされ、FCS生成回路2、”0”挿入回路を通って、拡張されたフラグがフラグ生成回路5で付加されて出力される。 - 特許庁
Data are read from the transmission buffer 12 in response to a transmission rate to apply parallel/serial conversion in a parallel/serial(P/S) conversion circuit 13, a 2B+D multiplexer circuit 14 multiplexes the data with voice data, the resulting data are sent to a telephone set.例文帳に追加
伝送レートに応じて送信用バッファ12からのデータの読み出し、パラレル/シリアル(P/S)変換回路13におけるパラレル/シリアル変換動作が行われ、2B+D多重化回路14で、音声データと多重化されて電話機に送信される。 - 特許庁
The frame synchronizing detecting circuit 10 consists of a serial parallel conversion section 1 that converts serial data into parallel data, a register 2, a pattern detection section 3, a frame detecting processing section 4 and an information storage section 5.例文帳に追加
シリアルデータをパラレル変換する直並列変換部1、レジスタ2、パターン検出部3、フレーム検出処理部4及び情報記憶部5によりフレーム同期検出回路10を構成する。 - 特許庁
A serial/parallel(S/P) conversion circuit 110 converts inputted reception data into parallel data in accordance with a timing signal which a timing generation circuit 120 generates and outputs it to a CPU 130.例文帳に追加
タイミング生成回路120の生成するタイミング信号に従って、S/P変換回路110は入力した受信データをパラレルデータに変換してCPU130に出力する。 - 特許庁
To provide a parallel signal processing unit that can extend the shortest part of a setup margin as a time required, when assembling parallel data into serial data and avoid the power consumption time from being concentrated at a single point.例文帳に追加
パラレルなデータをシリアルなデータに組み替えるときに必要な時間としてのセットアップマージンの最短部分を長時間化すると共に電力消費の時間の1点集中を回避する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|