「parallel input」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

The display device is an active matrix display device which comprises a first current input terminal, a second current input terminal, and a plurality of current supply lines extending parallel to each other.例文帳に追加

本発明の表示装置は、アクティブマトリクス型の表示装置であり、第１の電流入力端子と、第２の電流入力端子と、互いに平行に延びた複数の電流供給線を有している。 - 特許庁

A multi-margin support vector machine (MM-SVM) partitions input space into three or more regions by producing two or more mutually parallel separation faces in the input space.例文帳に追加

本発明者の開発したマルチマージンサポートベクトルマシン（ＭＭ−ＳＶＭ）は、２以上の互いに平行な分離面を入力空間内に生成することにより、入力空間を３以上の領域に分離する。 - 特許庁

An optical information reader is provided with a saturation detection means which is connected in parallel to an amplification means and detects saturation of the input signal to forcibly vary the input signal.例文帳に追加

光学式情報読取装置は、増幅手段と並列に接続されて、入力信号が飽和したことを検出して入力信号を強制的に変動させる飽和検出手段を備える。 - 特許庁

A data output strobe signal and a command input strobe signal are supplied in parallel with respective output data streams and an input command data stream so as to identify a type and a length of data.例文帳に追加

データ出力ストローブ信号及びコマンド入力ストローブ信号がデータのタイプおよびデータの長さを識別するために、各出力データストリーム及び入力コマンドデータストリームと並列に供給される。 - 特許庁

To provide a cache memory for performing cache hit determination of an input address in parallel with cache hit determination of a prefetch address which is not limited to the adjacent address of the input address.例文帳に追加

入力アドレスに対するキャッシュヒット判定と、入力アドレスの隣接アドレスに限定されないプリフェッチアドレスに対するキャッシュヒット判定とを並行して実行することが可能なキャッシュメモリを提供する。 - 特許庁

The light rays branched by an input light branching unit 12 are input to the plurality of optical modulation units 20A and 20B arranged in parallel on the same substrate 10 through curved waveguides 13A and 13B.例文帳に追加

同一基板１０上に並列に配置した複数の光変調部２０Ａ，２０Ｂに対し、入力光分岐部１２で分岐した各光を曲線導波路１３Ａ，１３Ｂを介して入力する。 - 特許庁

A buffer 142 converts a serial signal to a parallel signal of L bits, carries out decimation, and makes signals from an input signal of a certain time to a signal delayed an order value of FIR (Finite Impulse Response) as an input series of 1 group.例文帳に追加

バッファ１４２は、シリアル信号をＬビットのパラレル信号に変換してデシメーションし、ある時刻の入力信号からFIRの次数分だけ遅延した信号までを１グループの入力系列とする。 - 特許庁

The diffusion resistance layer 400 is connected to the input/output terminal of the semiconductor device, while being arranged in parallel with the first diffusion layers 200, and connects the internal circuit and the input/output terminal of the semiconductor device.例文帳に追加

拡散抵抗層４００は、半導体装置の入出力端子に対して第１の拡散層２００と並列に接続しており、かつ半導体装置の内部回路と入出力端子を接続する。 - 特許庁

Then a differential input signal conversion section being a component of an input data conversion section 10 of a base band processing section 6 receives the differential signal through the transmission line 12, outputs a single serial signal, a serial parallel conversion section of the input data conversion section 10 converts the serial signal into a parallel signal and gives the converted signal to an inverse spread processing section 114.例文帳に追加

そして、ベースバンド処理部６の入力データ変換部１０を構成する差動入力信号変換部は、この差動信号を伝送路１２を通じ受信して単一のシリアル信号を出力し、入力データ変換部１０のシリアル・パラレル変換部は、同シリアル信号をパラレル信号に変換して逆拡散処理部１１４に供給する。 - 特許庁

To obtain a parallel packet processing apparatus and parallel packet processing method in which packets can be distributed to a plurality of packet processing units and processed in parallel, even if there is deviation in input traffic, without the need to perform processing while causing all the plurality of packet processing units to have packet processing information, respectively.例文帳に追加

複数のパケット処理部のそれぞれにすべてのパケット処理情報を持たせて処理を行う必要がなく、入力トラヒックに偏りがあってもパケットを複数のパケット処理部に振り分けて並列処理が可能なパケット並列処理装置およびパケット並列処理方法を得ること。 - 特許庁

A speed controller which is constituted by arranging in parallel, a PI (parallel input) controller which gives importance to instruction response performance and a robust controller which gives importance to robust disturbance inhibiting performance and performs control by switching these controllers.例文帳に追加

指令応答性能を重視したＰＩ制御器とロバスト外乱抑制性能を重視したロバスト制御器を並列配置した速度制御器を構成し、加速度情報に基づいて、これらを切換えて制御する。 - 特許庁

The MUX 58 selectively generates parallel data in 16 bits from parallel data in total 32 bits received at first and second input terminals I_1, I_2 according to the latch count.例文帳に追加

ＭＵＸ５８は、ラッチ・カウント値に応じて、第１及び第２入力端子第１及び第２入力端子Ｉ_１及びＩ_２に入力された合計３２ビットの並列データから、選択的に１６ビットの並列データを生成する。 - 特許庁

The parallel connector 700 is connected to a connector cable 710 formed by bundling a plurality of signal wires corresponding to a plurality of signals input and/or output through the parallel I/O interface 105.例文帳に追加

パラレルコネクタ７００は、パラレル入出力インターフェイス１０５を通じて入力および／または出力される複数の信号に対応した複数の信号線が束ねられたコネクタケーブル７１０に接続されている。 - 特許庁

To provide an S/P (serial/parallel) conversion circuit with an elastic store that can be operated at a processing speed lower than an input speed of received data.例文帳に追加

Ｓ／Ｐ変換回路が外部から入力される速度よりも低速で動作させることができるエラスティックストア付きＳ／Ｐ変換回路を得る。 - 特許庁

A subtractor 102 generates a frame difference signal between an input video signal and a 1-frame delay signal and gives it to a serial/parallel conversion circuit 105.例文帳に追加

入力映像信号と１フレーム遅延信号間のフレーム差分信号を生成し、直列・並列変換回路１０５へ供給する。 - 特許庁

An optical signal 9 encoded and transmitted is converted into an input electric signal 11 by an O/E converter 10 and inputted to the parallel decoder.例文帳に追加

符号化されて送信されてきた光信号9は、O/E変換器10で入力電気信号11に変換されて、並列型復号器に入力される。 - 特許庁

This gear type transmission is provided with an input shaft 20, an output shaft 30, a counter shaft 40, and a reverse idler shaft 50, that are parallel to each other.例文帳に追加

この歯車式変速機は、互いに平行な入力軸２０、出力軸３０、カウンタ軸４０、及びリバースアイドラ軸５０を備えている。 - 特許庁

In the three-input adder/subtracter 319, the new remainder Re is found by parallel performing the compound addition/subtraction of {R-(y+z)} with one time of carry propagation.例文帳に追加

このとき、３Ｂ＝（Ｂ＋２Ｂ）≦Ｒの比較において３入力比較器３１３を用い、（Ｂ＋２Ｂ）の加算を行わずして比較を実現する。 - 特許庁

On the other hand, input electrical signals #1-#N are mutually paralleled by serial/parallel conversion circuits to be temporarily stored in memories 3011.例文帳に追加

一方、入力電気信号＃１〜＃Ｎはそれぞれシリアル／パラレル変換回路３０１１によってパラレル化され、メモリ３０１２に一時的に蓄積される。 - 特許庁

An idle shaft 31 of the idle mechanism 30, a power input shaft 41, and a drive shaft 26 are arranged in parallel with a crankshaft 71 of an engine.例文帳に追加

エンジンのクランクシャフト７１と並列に、アイドル機構３０のアイドル軸３１、動力入力軸４１およびドライブシャフト２６が配置される。 - 特許庁

The element C01 and the element S01 are connected in parallel between a - input terminal and a + output terminal of the amplifier A0.例文帳に追加

フルディファレンシャルアンプＡ0 の−入力端子と＋出力端子との間に、容量素子Ｃ01およびスイッチ素子Ｓ01が並列接続されて設けられる。 - 特許庁

The resonance frequency of the parallel resonance circuit 12 is a frequency of a signal passing between the antenna terminal 10 and the input output terminal 11.例文帳に追加

並列共振回路１２の共振周波数は、アンテナ端子１０及び入出力端子１１の間を通過する信号の周波数である。 - 特許庁

During processing in the second A/D converting part 46, the next input voltage Vin is parallel A/D-converted by the first A/D converting part 32.例文帳に追加

第２ＡＤ変換部４６で処理する間、次の入力電圧Ｖｉｎが第１ＡＤ変換部３２によって並行してＡＤ変換される。 - 特許庁

A subband encoder divides an input signal into areas and divides band in a parallel processing by band-dividing filter banks 104-0 through 104-3 corresponding to the areas.例文帳に追加

入力信号を領域分割し領域対応の帯域分割フィルタバンク104_0〜104_3で並列処理で帯域分割を行うサブバンド符号化装置。 - 特許庁

Each ASIC 52 performs parallel input and output of a detection signal SD and a PWM value, and serial transfer of the PWM value and an A/D value.例文帳に追加

各ＡＳＩＣ５２は、検出信号ＳＤ、ＰＷＭ値のパラレル入力、出力、及びＰＷＭ値、Ａ／Ｄ値のシリアル転送を行える。 - 特許庁

In addition, a parallel circuit consisting of the idler circuit 14 and the varactor diode 15 is connected between the input terminal 11 and the output terminal 16.例文帳に追加

また、アイドラ回路１４とバラクタダイオード１５とからなる並列回路が入力端子１１と出力端子１６との間に接続されている。 - 特許庁

A second interpolation pixel pair selection unit 5 selects a pixel pair from respective data of the input frames using the moving vector moved in parallel.例文帳に追加

第２の補間画素ペア選択部５は、平行移動された動きベクトルを用いて、入力される前後フレームの各データから画素ペアを選択する。 - 特許庁

The parallel combined resistance of the first thin film resistor 3 with the second thin film resistors 5 and 6 is equal to the characteristic impedance of the input path.例文帳に追加

第１の薄膜抵抗３と第２の薄膜抵抗５、６との並列合成抵抗は、その入力経路の特性インピーダンスに等しい。 - 特許庁

The element C02 and the element S02 are connected in parallel between the + input terminal and the - output terminal of the amplifier A0.例文帳に追加

フルディファレンシャルアンプＡ0 の＋入力端子と−出力端子との間に、容量素子Ｃ02およびスイッチ素子Ｓ02が並列接続されて設けられる。 - 特許庁

Since impedance as seen from an input side can be raised by constituting the parallel resonance circuit, its efficiency can be raised as well.例文帳に追加

また、並列共振回路を構成することで入力側からみたインピーダンスを高くすることができるので、効率を上げることもできる。 - 特許庁

To provide an image processor with which parallel operation to plural pieces of input image data can be performed by a single arithmetic unit.例文帳に追加

複数の入力画像データに対する並行動作を単一の演算ユニットでおこなうことができる画像処理装置を提供すること。 - 特許庁

A component 130 for control and a component 140 for input/output are arranged in parallel on the surface 120a of a board 120.例文帳に追加

基板１２０の基板面１２０ａには、制御用構成要素１３０と入出力用構成要素１４０が平行に配置されている。 - 特許庁

An input optical signal 11-1 is input to the polarization plane controller and is adjusted into a state wherein a direction of a coordinate axis designating a main polarization state, which shows a direction of a polarization mode, and a direction of a crystal axis of the first birefringent medium are parallel with each other, and then is input to the first birefringent medium as an input optical signal 13-1.例文帳に追加

入力光信号11-1は偏波面コントローラに入力され、偏波モードの方向を示す主偏波状態を指定する座標軸の方向と第1複屈折媒体の結晶軸の方向が平行となる状態に調整されて入力光信号13-1として第1複屈折媒体に入力される。 - 特許庁

The capacitor C is connected in parallel between the input section 100 and the MERS 110, and the inductor L is connected in series between the input section 100 and the MERS 110 to achieve a PFC action of an input current and to suppress loss with simple control without necessity of input sensor.例文帳に追加

コンデンサＣが入力部１００とＭＥＲＳ１１０との間に並列に接続され、インダクタＬが入力部１００とＭＥＲＳ１１０との間に直列に接続されることにより、入力センサーなしに、簡単な制御で、入力電流のＰＦＣ作用を実現し、併せて損失を低減する。 - 特許庁

A plant monitoring control system has: a plant data input device 1 to which process data on a plant is input; a plurality of master servers 2 to which data from the plant data input device 1 is input and which perform monitoring control of the plant; and a maintenance server 6 which is installed in parallel with the plurality of master servers 2, and monitors the plurality of master servers 2.例文帳に追加

プラントのプロセスデータが入力されるプラントデータ入力装置１と、前記プラントデータ入力装置１からのデータが入力されプラントの監視制御を行う複数のマスタサーバ２と、前記複数のマスタサーバ２に並列に設置され前記複数のマスタサーバ２を監視する保守サーバ６と、を有する。 - 特許庁

When determining that the input data corresponds to the important data, the controller 104 divides the input data into a plurality of data blocks, and records the input data divided into a plurality of data blocks in parallel in a plurality of information recording media using a plurality of recording devices.例文帳に追加

コントローラ１０４は、入力データが重要データに該当しないと判定すると、入力データを複数のデータブロックに分割し、複数の記録装置を用いて、複数の情報記録媒体に、複数のデータブロックに分割された入力データを並列に記録する。 - 特許庁

This arithmetic circuit is provided with a differential amplifier, a capacitor for input the one terminal of which is connected to an input terminal of the differential amplifier, first and second switches connected in parallel to the other terminal of the capacitor for input and a third switch.例文帳に追加

本発明の演算回路は、差動増幅器と、一方の端子が差動増幅器の入力端子に接続された入力用のキャパシタと、この入力用のキャパシタの他方の端子に並列に接続された第１および第２のスイッチと、第３のスイッチとを備えている。 - 特許庁

The filter has a thin film piezoelectric resonator 11 connected in series to input and output terminals 14, 15, a parallel thin film piezoelectric resonator 12 connected in parallel to the input and output terminals 14, 15, and a variable voltage circuit 19 which can change at least one of the impressed voltage for the series thin film piezoelectric resonator 11 or the parallel thin film piezoelectric resonator 12.例文帳に追加

入出力１４，１５に対して直列に接続された直列薄膜圧電共振器１１と、入出力１４，１５に対して並列に接続された並列薄膜圧電共振器１２と、直列薄膜圧電共振器１１及び並列薄膜圧電共振器１２の少なくとも一方の印加電圧を変化させることのできる可変電圧回路１９とを具備する。 - 特許庁

The reflection type phase shifter is provided with a high frequency signal input output terminal 11, with a series circuit 21 consisting of an inductor 15 and a capacitor 16 connected in series with switches 19a, 19b mutually connected to the high frequency signal input output terminal 11 in parallel and with a parallel circuit 22 consisting of an inductor 17 and a capacitor 18 connected in parallel.例文帳に追加

反射型移相器において、高周波信号入出力端子１１と、相互に並列に高周波信号入出力端子１１に接続されるスイッチ１９ａおよびスイッチ１９ｂと、直列に接続されたインダクタ１５とキャパシタ１６とから構成される直列回路２１と、並列に接続されたインダクタ１７とキャパシタ１８とから構成される並列回路２２とを備える。 - 特許庁

To provide an optical system having a closed loop optical path, provided with a light source for providing light in a direction parallel to the normal of an input to the optical path.例文帳に追加

光路への入力の法線に平行の方向の光を提供するための光源を備えた閉ループ光路を有する光学システムを提供すること。 - 特許庁

Phase compensation capacitors 34-1, 34-2 are connected in parallel between an output of a differential stage 31 (an input of an output stage 32) and a ground line GND.例文帳に追加

位相補償用コンデンサ３４−１，３４−２は、差動段３１出力（出力段３２入力）と接地ラインＧＮＤとの間に並列接続されている。 - 特許庁

The two-way clutch 10 is disposed between an input shaft 2 and an outer ring 6, and an electromagnetic clutch 20 for controlling engagement of the two-way clutch is disposed in parallel.例文帳に追加

入力軸２と外輪６との間に２方向クラッチ１０を設け、２方向クラッチ１０の係合を制御する電磁クラッチ２０を併設する。 - 特許庁

A weather band tuning-frequency conversion section 13 and an FM tuning section 14 are placed in parallel between an antenna input terminal 12 and an FM detection stage 12.例文帳に追加

アンテナ入力端子１１とＦＭ検波段１２との間にウェザーバンド同調・周波数変換部１３とＦＭ同調部１４とを並列に設ける。 - 特許庁

To prevent overheat of a capacitor prepared in parallel with a DC power supply on an input side of a DC/DC converter and of a reactor of the DC/DC converter.例文帳に追加

ＤＣ−ＤＣコンバータの入力側に直流電源と並列に設けられたコンデンサやＤＣ−ＤＣコンバータのリアクトルの過熱を防止する。 - 特許庁

The recessed groove 24 extending along the direction parallel to the short-side direction of the coin input port 25 from the center O is formed on the surface of the recessed round part 23.例文帳に追加

凹曲部２３の表面上には、中心Ｏから硬貨投入口２５の短手方向と平行な方向に沿って伸びる凹溝２４を形成した。 - 特許庁