「parallel read」に関連した英語例文の一覧と使い方(7ページ目) - Weblio英語例文検索

In such a constitution, it is possible to store all digital signals S102 in the memory 100 and then to read them out with no loss by storing the data (which cannot be stored in the macro 101) of the final cycle whose signals S102 are smaller than the number of bits of serial/parallel conversion into the register 111.例文帳に追加

この構成によって、デジタル信号Ｓ１０２がシリアルパラレル変換のビット数に満たない最終サイクル（メモリマクロ１０１に格納できない）データをシフトレジスタ１１１に格納することにより、デジタル信号Ｓ１０２をラインメモリ１００にすべて格納することができ、ロスなく読み出すことが可能である。 - 特許庁

Then, a data-flow controller 12 allows an output DMAC 16w of the image processing circuit 16 to write image-band data into one of the band memories 3c1, 3c2, and allows an input DMAC 17r of the JPEG codec 17 to read the preceding image-band data from the other of the band memories 3c1, 3c2 in parallel.例文帳に追加

そして、データフローコントローラ１２は、画像処理回路１６の出力ＤＭＡＣ１６ｗにより画像バンドデータをバンドメモリ３ｃ１，３ｃ２の一方へ書き込ませ、それと並行して、ＪＰＥＧコーデック１７の入力ＤＭＡＣ１７ｒにより、１つ前の画像バンドデータをバンドメモリ３ｃ１，３ｃ２の他方から読み出させる。 - 特許庁

To provide an optical pickup device in which read and write performance of a recording plane of an optical disk can be kept satisfactory for a long period by almost uniformalizing friction resistance applied to all bearing parts during sliding of a main body part and by suppressing change caused by long period used of parallel degree of the recording plane and the main body part.例文帳に追加

本体部の摺動時の全ての軸受け部に掛かる摩擦抵抗を略均等にして、光ディスクの記録面と本体部との平行度の長期使用による変化を抑制して、光ディスクの記録面の読み取りや書き込みの性能を長期間良好に維持できる光ピックアップ装置を提供する。 - 特許庁

The first light receiving element line 41 contains m pieces of light receiving elements 41-1 to 41-m arranged in a direction perpendicular to a shift direction of the image read sensor 4, and the second light receiving element line 42 contains n pieces of light receiving elements 42-1 to 42-n arranged in parallel to the first light receiving element line 41.例文帳に追加

第１の受光素子列４１は、画像読取センサ４の移動方向と直交する方向に配列されたｍ個の受光素子４１−１〜４１−ｍを含み、第２の受光素子列４２は、第１の受光素子列４１と平行に配列されたｎ個の受光素子４２−１〜４２−ｎを含む。 - 特許庁

To provide a memory inspection circuit capable of performing checksum value calculation reading the whole area for memory read inspection in parallel with execution of a program stored in memory with a microprocessor and quickly detecting defective memory conditions with the external circuit configuration of ASIC maintained same as before.例文帳に追加

マイクロプロセッサによるメモリ上に格納されたプログラムの実行と並行して、メモリの読み出し検査対象となる全領域をリードするサム値計算を実行可能とし、ＡＳＩＣ外部の回路構成を従来と同じにしたまま、メモリの不良状態を速やかに検出できるメモリ検査回路を実現する。 - 特許庁

In this image reader having an image reading part to scan an original moving on the upper surface of the contact glass by irradiation of a light from the lower surface of the contact glass and to read original information by its reflection, a cleaning roller 11 to face the upper surface of the contact glass and arranged in parallel with the moving direction of the original is provided.例文帳に追加

コンタクトガラス上面を移動する原稿をコンタクトガラス下面からの光の照射により走査しその反射により原稿情報を読取る画像読取部を備えた画像読取装置において、コンタクトガラス上面に臨み且つ原稿の移動方向と平行に配置された清掃ローラ１１を備える。 - 特許庁

A memory controller controls an access to the memory unit, reads out the first cache line from a first memory module via the data bus and the first information bus and, by parallel operation, writes a pair of updated information bits of the second cache line which has been read out first into the second memory module via the second information bus.例文帳に追加

メモリコントローラは、メモリユニットへのアクセスを制御し、第１のメモリモジュールからデータバスおよび第１の情報バスを介して第１のキャッシュラインを読み出し、かつ、並列動作で、先に読み出された第２のキャッシュラインの一組の更新された情報ビットを第２の情報バスを介して第２のメモリモジュールに書き込む。 - 特許庁

An XML document dividing part 112b divides the XML document 114 into new XML documents 114-1 (i = 1, 2...) having a structure of an XML and shapes the new XML documents 114-1 (S2) by operating in parallel with reading of the XML document 114 and sequentially processing the data of the read XML document 114.例文帳に追加

ＸＭＬ文書分割部１１２ｂは、ＸＭＬ文書１１４の読み取りと並行して動作し、読み取られたＸＭＬ文書１１４のデータを順に処理することにより、当該ＸＭＬ文書１１４を、ＸＭＬとしての構造を持つ新たなＸＭＬ文書１１４−ｉ（ｉ＝１，２…）に分割・整形する（Ｓ２）。 - 特許庁

The apparatus performs, in parallel, reading processing of image data recorded in the recording medium, recording processing of the read image data into a storage unit, a generating processing of reduced image data according to the image data, and processing for input for inputting order information for performing image output of the image data.例文帳に追加

記録媒体に記録された画像データの読み込み処理と、読み込まれた画像データの記憶部への記録処理と、画像データに対応する縮小画像データの生成処理と、画像データの画像出力を行う注文情報を入力するための入力に係る処理と、表示処理とを、並行して行う。 - 特許庁

This disk array controller is characterized by connecting plural disk devices 5 via parallel interfaces, securing a data area 7 to record data in each disk device 5 and securing a work area 8 to temporarily store the data read from the data area 7 when the reconstruction processing is performed in each disk device 5.例文帳に追加

複数のディスク装置５を並列のインタフェースを介して接続し、各ディスク装置５にデータを記録するためのデータ領域７を確保するとともに、各ディスク装置５に、再構成処理を行なう際に前記データ領域７から読込んだデータを一時記録するための作業領域８を確保したことを特徴とする。 - 特許庁

Buffer memories 3, 5 for a data signal from the STM1 signal to the VC3 signal are placed in parallel for configuring a sole stage, and the write control of the buffer memories 3, 5 is made, on the basis of a result of an AU(administrative unit) pointer processing, and read control is conducted according to the result of staff information processing in the VC3.例文帳に追加

ＳＴＭ１信号からＶＣ３信号に至るデ−タ信号用のバッファメモリ３，５を並列に配置して唯一１段とし、そのバッファメモリ３，５の書込み側制御をＡＵポインタ処理結果に基づいて行い、読出し側制御をＶＣ３内のスタッフ情報処理結果に基づいて行っている。 - 特許庁

In the execution of the command, the command is read from the processing content memory 6 according to the scheduling information, and a scheduling is performed to execute the command, whereby the command stored in the processing content memory 6 is minimized, so that the command can be scheduled to perform a parallel processing without increasing the memory capacity.例文帳に追加

そして、命令を実行する際には、スケジューリング情報に従って、上記処理内容メモリ６から命令を読み出しスケジューリングを施して命令を実行することにより、処理内容メモリ６に記憶する命令を最小にし、メモリ容量を増大させることなく、命令をスケジューリングして並列処理することができるようにする。 - 特許庁

Line sensors 7A and 7B are provided in parallel to the direction A of horizontal scanning lines of the image reader while shifted from each other so that their read areas have their one-end sides overlapping with those of the other lines sensors 7B and 7A in the direction A of the horizontal scanning line and separated at a specific distance in the direction B of vertical scanning lines.例文帳に追加

複数のラインセンサ７Ａ、７Ｂは、各々が当該画像読取装置の主走査線の方向Ａに平行に設けられ、その読取領域が他のラインセンサ７Ｂ、７Ａのそれと主走査線の方向Ａにおいて一端が重なりかつ副走査線の方向Ｂにおいて所定の距離だけ離間するように、相互にずらして設けられる。 - 特許庁

A printing data erasing section 17 overwrites the storage area of printing data read by an image conversion section 16 with fixed data in parallel with image conversion by the image conversion section and overwrites a storage area overwritten with the fixed data with random number data generated in a random number generation section 18 after printing ends.例文帳に追加

印刷データ消去部１７は、画像変換部１６によって読み出された印刷データの記憶領域に対して、画像変換部による画像変換処理と並行して固定データを上書きし、印刷処理の終了後に、固定データが上書きされた記憶領域に、更に乱数生成部１８で生成した乱数データを上書きする。 - 特許庁

A control device 1 reads all the configuration data in a plurality of data formats corresponding to FPGA 2, 3, 4 and 5 in parallel at once from a non-volatile memory 6, and serial converts the read configuration data in the various data formats, and transmits the configuration data to the FPGA 2, 3, 4 and 5 corresponding to the respective data formats for carrying out configuration.例文帳に追加

制御デバイス１は、ＦＰＧＡ２、３、４、５に対応した複数データ形式のコンフィグレーションデータを全て、不揮発性メモリ６から１度に並行して読み取り、読み取った複数種類のデータ形式のコンフィグレーションデータを、シリアル変換した後、各データ形式に対応したＦＰＧＡ２、３、４、５にそれぞれ送信してコンフィグレーションを行う。 - 特許庁

The control part makes the output part perform parallel output using the RGB components stored in the storage part, and when the RGM components not read yet are present when the RGB components are input, does not store the input RGB components in the storage part and makes the output part parallelly output the RGB components stored in the storage part and the input RGB components.例文帳に追加

制御部は、記憶部に記憶されたRGB成分を使用して出力部に並列出力させると共に、RGB成分が入力されたときに未だ読み出されていないRGB成分が存在する場合、入力されたRGB成分を記憶部に記憶させず、記憶部に記憶されたRGB成分と入力されたRGB成分とを出力部に並列出力させる。 - 特許庁

In an output circuit (6) that converts read parallel data into serial data to output the data, among a plurality of serially connected storage circuits operated in synchronization with clock signals for data conversion, a first storage circuit constitutes a storage stage by one latch (33 and 24, 34 and 24), and other storage circuits constitute storage stages by master and slave latches (30, 31, and 32).例文帳に追加

読み出したデータを並列から直列に変換して出力する出力回路（６）における、データ変換を行なうための夫々クロック信号に同期動作する直列された複数の記憶回路のうち、第１の記憶回路は１個のラッチ（３３と２４、３４と２４）によって記憶段を構成し、その他の記憶回路はマスタラッチとスレーブラッチ（３０，３１，３２）によって記憶段を構成する。 - 特許庁

The semiconductor storage device has; a multiplexor circuit 22 which comprises a selecting circuit of 2 inputs-1 output which selects an adjoining data bus line; a shift register 24 which performs parallel to serial conversion of read data; a multiplexor circuit 26 which performs selection of serial output of the shift register 24; and an output register 29 which performs adjustment of output timing.例文帳に追加

本発明の半導体記憶装置は、隣接するデータバス線の選択を行う２入力−１出力の選択回路で構成されるマルチプレクサ回路２２、読み出したデータの並列−直列変換を行うシフトレジスタ２４、シフトレジスタ２４のシリアル出力の選択を行うマルチプレクサ回路２６、および出力タイミングの調整を行う出力レジスタ２９を有する。 - 特許庁

On receipt of a grade designation signal for designating a grade from a set unit 11, a controller 3 of a semiconductor memory unit 1 executes logic block assignment processing so that the data write processing and the data read processing can be executed in parallel to a flash memory chip CP of which the number corresponds to a grade designated by the received grade designation signal.例文帳に追加

この半導体記憶装置１のコントローラ３は、設定装置１１からグレードを指定するためのグレード指定信号を受信すると、当該受信したグレード指定信号により指定されたグレードに対応する個数のフラッシュメモリチップＣＰに対してデータ書込処理及びデータ読出処理を並列的に実行し得るように論理ブロック割当処理を実行するようにした。 - 特許庁

Between source images to be the object of comparative image read, subtraction processing is applied by an elapse subtraction processing means 15, more than two subtractions provided by subtraction processing are aligned concerning anatomical feature parts by an aligning means 13, and these aligned subtraction images are displayed in parallel on an image display screen 11 by a display format setting means 12.例文帳に追加

経時サブトラクション処理手段１５により、比較読影の対象となる原画像間でサブトラクション処理を施し、位置合わせ手段１３により、サブトラクション処理により得られた２以上のサブトラクションを解剖学的特徴部分について位置合わせし、表示フォーマット設定手段１２により、これら２以上の位置合わせされたサブトラクション画像を画像表示面１１に並べて表示させる。 - 特許庁

In this picture processor, one part of data read from a DRAM 4 being an outside memory connected with a shared bus 2 connecting plural processors 1A and 1B in parallel is segmented by a funnel shifter 31 being a first segmenting circuit, and the segmented data are segmented by a second segmenting circuit, and written through local buses 6A and 6B in the processor in local memories 7A and 7B.例文帳に追加

この発明は、複数のプロセッサ１Ａ、１Ｂを並列接続する共有バス２に接続された外部メモリのＤＲＡＭ４から読み出したデータの一部を第１の切り出し回路となるファネルシフタ３１により切り出し、切り出したデータを第２の切り出し回路により切り出し、前記プロセッサ内のローカルバス６Ａ、６Ｂを介してローカルメモリ７Ａ，７Ｂに書き込むように構成される。 - 特許庁

Assume that a copy request under the designation of a 1st reader section 110a and a copy request under the designation of a 2nd reader section 110b take place in parallel, then the CPU of a controller 201 decides which image read by which reader section copy processing is to have priority, on the basis of number of setting copies for copy processing corresponding to each reader section.例文帳に追加

第１のリーダ部１１０ａを指定した複写動作要求と第２のリーダ部１１０ｂを指定した複写動作要求が並行して発生した場合、前記いずれのリーダ部に読み取られる画像を優先して複写処理するかを、コントローラ２０１のＣＰＵが、各リーダ部に対応する複写処理の設定複写枚数に基づいて決定する構成を特徴とする。 - 特許庁

Pixel data of a VGA signal are shifted by a shift register 10 synchronously with a clock CLK1, and the pixel data by one line stored in the shift register 10 are loaded to a parallel serial converter 11 synchronously with a clock whose frequency is a half of the horizontal scanning frequency of the VGA signal and equal to a horizontal scanning frequency of the VGA signal and read synchronously with a clock CLK2.例文帳に追加

ＶＧＡ信号のピクセルデータがクロックＣＬＫ１に同期してシフトレジスタ１０でシフトされ、そのシフトレジスタ１０に格納された１ライン分のピクセルデータが、ＶＧＡ信号の水平走査周波数の１／２倍の、テレビ映像信号の水平走査周波数と等しいクロックに同期してパラレルーシリアル変換器１１にロードされてＣＬＫ２に同期して読み出し出力する。 - 特許庁

This image pickup device is provided with a plurality of photoelectric conversion means that are arranged in horizontal and vertical directions, an arithmetic means that sums or averages signals from at least two of the photoelectric conversion means, and horizontal output lines through which an individual signal from the one photoelectric conversion means and the arithmetic signal calculated by the arithmetic means are read in parallel.例文帳に追加

水平方向及び垂直方向に配列された複数の光電変換手段と、少なくとも２つの光電変換手段の信号を加算又は平均化する演算手段と、１つの光電変換手段からの個別信号及び前記演算手段によって演算された演算信号を並列的に読み出す水平出力線とを有することを特徴とする撮像装置を提供する。 - 特許庁

An information is recorded by orientating flaky magnetic powder through heating and impressing a magnetism in parallel or orthogonal direction with respect to a magnetic recording layer 12 on a magnetic recording body 1 having the magnetic recording layer 12 containing micro capsules 15 encapsulating the flaky magnetic powder 22 and a dispersion medium in solid phase state at a normal temperature on a substrate while the information can be read by the contrast of reflecting light with the surrounding.例文帳に追加

支持体２上にフレーク状磁性粉２２と常温において固相状態を示す分散媒とを内包するマイクロカプセル１５を含む磁気記録層１２を有する磁気記録体１に、加熱とともに磁気記録層１２に対して平行又は垂直方向の磁気印加によるフレーク状磁性粉を配向させることによって情報を記録し、その周囲との反射光のコントラストにより読み取ることができる。 - 特許庁

In the optioal waveform generator configured to read prescribed waveform data sets which are respectively assigned to a plurality of trigger signals input from the outside, from a memory on the basis of the trigger signals, and to output them two FIFO-type cache memories are connected in parallel on an output system of the waveform data sets, and these cache memories are characterized in that their reading and writing operations are carried out complementary.例文帳に追加

外部から入力される複数のトリガ信号に基づき、それぞれのトリガ信号に割り当てられた所定の波形データをメモリから読み出して出力するように構成された任意波形発生器において、前記波形データの出力系統に２個のＦＩＦＯ形式のキャッシュメモリが並列接続され、これらキャッシュメモリは相補的に読み出しと書き込みを行うことを特徴とするもの。 - 特許庁

In this case, the circuit is provided with an arithmetic part 56 for logically operating the parallel data read of each memory cell 16a, 16b on the rest mode.例文帳に追加

外部から供給される直列データを並列データに変換する入力変換部４２と、並列データの各データをそれぞれ書き込む複数のメモリセル領域１６ａ、１６ｂと、各メモリセル領域１６ａ、１６ｂから読み出されるデータにより生成される並列データを直列データに変換する出力変換部４４とを備えた半導体集積回路において、試験モード時に、各メモリセル領域１６ａ、１６ｂから読み出される並列データを論理演算する演算部５６を備えたことを特徴とする。 - 特許庁