「parallel read」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

In response to a starting instruction of the engine 11, stored information in the non-volatile memory is read, and if the abnormal condition is recognized, engine starting and release of the parallel off is prevented for maintaining the abnormal condition stopping condition until an abnormal condition releasing operation is carried out by an operator.例文帳に追加

エンジン１１の始動指示に応答して不揮発性メモリの記憶情報が読み出され、異常を認識した場合は、人による異常解除操作があるまでエンジンの始動および前記解列の解除を禁止して異常時停止状態を維持する。 - 特許庁

When the dragging direction of a mouse is parallel to the scrolling direction, the data are automatically scrolled in the dragging direction at the dragging speed and when the dragging direction is perpendicular to the scrolling direction, the table data 11 are automatically scrolled while the read position of the table data 11 in a memory is shifted by the dragging distance.例文帳に追加

マウスのドラッグ方向がスクロールに対して平行の場合は、ドラッグ方向および速度で自動スクロールし、ドラッグ方向がスクロール方向に対して垂直の場合は、メモリ上の表データ１１の読出位置をドラッグした距離分ずらして自動スクロールする。 - 特許庁

When conducting parallel demodulation through 3 code channels, finger section obtains a reference signal, the interference signal detection section 108 generates an interference replica signal, corresponding to an incoming wave assigned to the finger section from the reference signal and the searcher detection signal, gives the interference replica signal to the signal assignment section 103, which applies interference elimination processing to the delayed received signal read from the buffer 102, and conducts parallel demodulation.例文帳に追加

３符号チャンネルで並列に復調する場合は、いずれかのフィンガー部でリファレンス信号を求め、干渉信号検出部１０８でリファレンス信号とサーチャー検出信号からフィンガー部に割り当てた到来波に対応する干渉レプリカ信号を生成し、信号割当部１０３に供給してバッファ１０２から読み出された遅延受信信号に対して干渉除去処理を行ない並列復調を行なう。 - 特許庁

A data converting circuit converting parallel data of a plural of bits read out from a memory cell section to serial data has a selector control section generating a control signal based on burst length information and address information, and a selector section receiving parallel data of a plural of bits, selecting the prescribed number out of the plural of bits based on the control signal, and outputting the selected bit in serial.例文帳に追加

メモリセル部から読み出された複数ビットのパラレルデータをシリアルデータに変換するデータ変換回路は、バースト長情報とアドレス情報に基づいて制御信号を生成するセレクタ制御部と、前記複数ビットのパラレルデータを受け、前記制御信号に基づいて前記複数ビットのうちの所定数を選択し、その選択したビットをシリアルに出力するセレクタ部を有することを特徴とする。 - 特許庁

The memory device, which can write or read data of a plurality of words parallel, comprises planes 101-1 to 101-5 in a prime number exceeding the number of the plurality of words, and an address control part 102 for controlling addresses in the planes 101-1 to 101-5.例文帳に追加

本発明のメモリ装置は、複数のワードのデータを並列に書込又は読出が可能であるメモリ装置において、前記複数のワードの数を超える素数個のプレイン１０１−１〜１０１−５と、プレイン１０１−１〜１０１−５のアドレスを制御するアドレス制御部１０２とを具備している。 - 特許庁

Operation information setting various operation conditions of a nonvolatile storage device is stored in a memory cell array, operation information is stored in a first memory region and is read out by internal access control, a second memory region is access-controlled from the outside in parallel to internal access control.例文帳に追加

不揮発性記憶装置の各種の動作条件を設定する動作情報がメモリセルアレイに格納されているところ、動作情報は第１メモリ領域に格納されて内部アクセス制御により読み出され、第２メモリ領域は、内部アクセス制御に並行して外部からアクセス制御される。 - 特許庁

When a surface having hinge parts 49R, 49L arranged thereon is assumed to be a back face, the control board 201 is arranged in the body part 20 to be nearly parallel to a side face 20B nearer to the read part 24 out of both side faces of the body part 20 generally orthogonal to the back face.例文帳に追加

制御基板２０１は、本体部２０の内部であって、ヒンジ部４９Ｒ、４９Ｌが配設される面を背面とした場合に、その背面に略直交する本体部２０の両側面のうちの、読取部２４に近い方の側面２０Ｂに対して略平行となるように配設されている。 - 特許庁

An SP conversion section 4s applies serial-parallel conversion to data of contents read from a storage section 1s of the video server 10s at a transmitter side by number of channels n according to a setting condition of an input setting section 3s, and a transmission section 5s (#1 to #n) transmits the converted data to the video server 10r of a receiver side.例文帳に追加

送信側のビデオサーバ１０ｓの記憶部１ｓから読み出したコンテンツのデータを、ＳＰ変換部４ｓが入力設定部３ｓの設定条件に従ったチャネル数ｎでのシリアル・パラレル変換を行い、送信部５ｓ（＃１〜＃ｎ）から受信側のビデオサーバ１０ｒへ送信する。 - 特許庁

The parallel bit test method includes a step in which the test data are stored in the test data storage section, a step in which the test data and the inverted data of the test data are written in the memory cell array and a step in which decision is made to determine whether the data read from the memory cell array are the same as the test data and their inverted data or not.例文帳に追加

並列ビットテスト方法は、テストデータ貯蔵部にテストデータを貯蔵する段階、メモリセルアレイにテストデータやその反転されたデータをライトする段階、メモリセルアレイから読取りしたリードデータが前記テストデータやその反転されたデータと同じであるかを判断する段階を含む。 - 特許庁

In parallel with this, the read and input image information on the other side is region-separated and further color-determined to extract a second specific region including a color component that becomes the show-through component onto the one side, from a region separation result and a color determination result (S106-S110).例文帳に追加

これと並行して、読取入力された他方の面の画像情報を領域分離し、さらにカラー判定し、領域分離結果及びカラー判定結果から一方の面への裏写りとなり得るカラー成分を有する第２の特定の領域を抽出する（Ｓ１０６〜Ｓ１１０）。 - 特許庁

The semiconductor memory device is provided with memory cells MC, sense amplifier SA for amplifying data read out from the memory cells MC, and first to third latch circuits LC1-LC3 connected in parallel to the sense amplifier SA.例文帳に追加

メモリセルＭＣとメモリセルＭＣから読み出されたデータを増幅するセンスアンプＳＡとを備えた半導体記憶装置であって、センスアンプＳＡに対して並列接続された第一から第三のラッチ回路ＬＣ１〜ＬＣ３を備えたことを特徴とする半導体記憶装置を提供する。 - 特許庁

Image decoding processing parts 39_0 and 39_1 refer to the macro block pointer table 38 to read out intermediate data of even macro block lines and odd macro block lines from the intermediate data buffer 37 respectively and perform image decoding processing of even macro block lines and odd macro block lines in parallel.例文帳に追加

画像復号処理部３９＿０、３９＿１は、それぞれ、マクロブロックポインタテーブル３８を参照して中間データバッファ３７から偶数マクロブロックライン及び奇数マクロブロックラインの中間データを読み出して偶数マクロブロックライン及び奇数マクロブロックラインの画像復号処理を並列して行う。 - 特許庁

Since processing can be parallel executed to the plural storage devices connected to the same storage device connecting LOOP concerning the data storage request and the data read request to the storage device, processing in an entire array storage device can be accelerated.例文帳に追加

記憶装置に対するデータ格納要求およびデータ読み出し要求を、同一の記憶装置接続ＬＯＯＰに接続する複数の記憶装置に対して並列に処理を実行させることのできる前記手段により、アレイ記憶装置全体の処理の高速化を達成することができる。 - 特許庁

After data read out from a memory cell matrix 14 in parallel are held in a data latch 17, they are selected successively by an output selector 18 according to timing signals SL0 to SL15 given from a controller 20 and output in series from an output buffer 19 as output data DO.例文帳に追加

メモリセルマトリックス１４から並列に読み出されたデータは、データラッチ１７に保持された後、コントローラ２０から与えられるタイミング信号ＳＬ０〜ＳＬ１５に従って順次出力セレクタ１８によって選択され、出力バッファ１９から出力データＤＯとして直列に出力される。 - 特許庁

In transferring a document with plural pages from the digital composite machine to the network sever, a single page file is prepared each time each page is read, and this single page file is transferred to the network server in parallel with a reading operation, and a command indicating the transfer of the final page is transferred at the time of transferring the final page.例文帳に追加

デジタル複合機から複数ページの文書をネットワークサーバに転送する場合に各ページを読み取る毎にシングルページファイルを作成し、読取動作と平行してこのシングルページファイルをネットワークサーバに転送し、最終ページの転送の際に併せてその旨のコマンドを転送する。 - 特許庁

In response to depression of a key, any one of the sets of four-channel waveform data, corresponding to a tone pitch designated by the key depression, is read out from the waveform memory 21, so that the four-channel waveform data are supplied in parallel to the loudspeakers 4a, 4b and 4c and the loudspeaker 4d.例文帳に追加

１つの打鍵操作に対応して、発音指示された音高に対応する４チャンネルの波形データセットが波形メモリ２１から読み出され、読み出された４チャンネルの波形データは、それぞれ対応するピーカ４ａ、４ｂ、４ｃ、およびスピーカ４ｄに並列に供給される。 - 特許庁

This device is provided with an edge-detecting part 21 for detecting the edge of an original in the main scanning direction out of image data parallel to the read scan of an original image by a scanner part 2 and a size detecting part 22 for calculating the main scanning width of the original, from the detected result of the edge-detecting part 21.例文帳に追加

スキャナ部２による原稿画像の読み取り走査に並行して、画像データより原稿の主走査方向のエッジを検出するエッジ検出部２１と、エッジ検出部２１の検出結果より原稿の主走査幅を算出するサイズ検出部２２とを具備する。 - 特許庁

The address counter 15a stops count-up operation by a test signal TEST, the parallel/serial converting circuit 23 synchronizes with a clock signal FADCK for test and outputs an address for read-out generated by the address counter 15a to the outside by the test signal TEST.例文帳に追加

アドレスカウンタ１５ａはテスト信号ＴＥＳＴによりカウントアップ動作を停止し、パラレル／シリアル変換回路２３はテスト信号ＴＥＳＴにより、アドレスカウンタ１５ａにより生成された読み出し用アドレスをテスト用クロック信号ＦＡＤＣＫに同期して外部に出力する。 - 特許庁

After waveform data of a first frame are written, waveform data are read out of the RAM by the frames and D/A-converted, in parallel with writing of waveform data of the next and succeeding frames, in a direction opposite to a direction the waveform data have been written as shown in Fig. 3(B) so that a reverse-reproduced voice signal is obtained.例文帳に追加

最初のフレームの波形データの書込みが終了した後、次のフレーム以降の波形データの書込みに並行して図３ （Ｂ）に示すようにＲＡＭから各フレーム毎に波形データを書込時とは逆方向に読出してＤ／Ａ変換することによりリバース再生音声信号を得る。 - 特許庁

Between horizontal transfer registers 111A and 111B parallel to each other, an inter-register transfer gate 113 is provided to read the signal electric charges of adjacent lines of the imaging area 110 to the two registers 111A and 111B by driving of this inter register transfer gate 113.例文帳に追加

互いに平行な水平転送レジスタ１１１Ａ、１１１Ｂの間に、レジスタ間転送ゲート１１３を設け、このレジスタ間転送ゲート１１３の駆動によって撮像領域１１０の隣接するラインの信号電荷を２つの水平転送レジスタ１１１Ａ、１１１Ｂに読み出す。 - 特許庁

A processing generating the image data for the color output by a color-image processing section 41 and the processing generating the image data for the monochromatic output by a monochromatic conversion section 42 and a monochromatic image processing section 43 are conducted in parallel to the image data of an original read by a scanner 2.例文帳に追加

スキャナ２で読み取った原稿の画像データに対して、カラー画像処理部４１によるカラー出力用の画像データを生成する処理と、モノクロ変換部４２およびモノクロ画像処理部４３によるモノクロ出力用の画像データを生成する処理とを並行して行う。 - 特許庁

An initial pattern image IPP, consisting of a first linear pattern image IPP1 in parallel with the main scanning direction on the surface of an image carrier and a second pattern image IPP2, whose position in a subscanning direction is shifted stepwise is formed, and is read by a detection sensor 232.例文帳に追加

像担持体の表面に主走査方向に平行な直線状の第１パターン画像ＩＰＰ１と、副走査方向の位置を階段状に変位させた第２パターン画像ＩＰＰ２と、からなる初期パターン画像ＩＰＰを形成し、これを検出センサ２３２により読み取る。 - 特許庁

The photoelectric conversion device has a photoelectric conversion circuit part 101 wherein a plurality of photoelectric conversion elements are arranged in a matrix, and a plurality of matrix signal wirings M1 to M3 which transfer a parallel signal outputted from the photoelectric conversion circuit part 101 to a read circuit part 107.例文帳に追加

光電変換装置は、複数の光電変換素子をマトリクス状に配置した光電変換回路部１０１と、該光電変換回路部１０１から出力される並列信号を読み取り用回路部１０７へ転送する、複数のマトリクス信号配線Ｍ１〜Ｍ３とを有する。 - 特許庁

In the case of generating a picture configured by arranging lines with the prescribed number of digits in parallel, a field in which the display priority of each field and the presence/absence of continuous designation are set as attributes is read from a table, and whether or not the field is stored within the number of digits of a line buffer for one line of the picture is decided.例文帳に追加

所定数の桁の行を並置して成る画面を生成する際、各フィールドの表示優先度及び連続指定の有無を属性として設定したフィールドをテーブルから読み込み、そのフィールドが、画面１行分の行バッファの桁数内に収まるかを判定する。 - 特許庁

A rectangular range including the specified main scanning range is mainly scanned by the scanner apparatus and a read image acquired by the main scanning is image-processed (rotation, deletion) to generate a main scanned image in which only the specified range is rotated so as to be parallel with the reference direction (S40).例文帳に追加

指定された本スキャン範囲を包含する矩形範囲をスキャナ装置に本スキャンさせ、この本スキャンにより取得した読取画像を画像処理（回転、削除）することで、指定された範囲のみを基準方向に平行になるように回転させた本スキャン画像を生成する（Ｓ４０）。 - 特許庁

The shield member 22 can prevent incident stray light parallel to the optical axis from being incident on a light receiving surface of the CCD 4 to whereby suppress deteriorations due to light noise in read image quality, S/N ratio, MTF and color reproduction and enable satisfactory image reading.例文帳に追加

このため、遮光部材２２によって、光軸と平行に入射する迷光がＣＣＤ４の受光面に入射することを防ぐことができ、光ノイズによる読取画像の劣化，Ｓ/Ｎ比の低下，ＭＴＦの劣化、色再現性の劣化などが抑制され、良好な画像読取が可能になる。 - 特許庁

The ECC circuit 103 allots a test bit ECC of 40 bits making 4224 bits being eight times of 528 bits being write and read units for one memory cell area 101j as information bit length, and performs encoding processing and decoding processing with 8 bits in parallel.例文帳に追加

ＥＣＣ回路１０３は、１つのメモリセルエリア１０１ｊに対する書き込み及び読み出しの単位となる５２８ビットの８倍の４２２４ビットを情報ビット長として１つの４０ビットの検査ビットＥＣＣを割り当て、符号化処理及び復号処理を８ビットで並列に実行する。 - 特許庁

A synchronous recording controller 31 of a navigation processor 13 opens a new data file, when detecting an operation initiation event from a user and then, records sensor data read from a sensor processor 14 in an external memory device 12 any time, in parallel with its use in required navigation operation.例文帳に追加

ナビゲーション処理部１３の同期記録制御部３１は、ユーザからの操作開始イベントを検出すると、新規データファイルをオープンし、それ以降、センサ処理部１４から読み取ったセンサデータを、必要なナビゲーション動作に利用することに並行して、外部記憶装置１２に随時、記録する。 - 特許庁

When a disc 13' storing picture data is damaged or replaced, a picture reproducing time rebuild means 32 performs rebuild processing of the disc 13', in parallel with reproduction of a picture by a video reproduction section 40 by using data read out from discs 11 and 12 during reproduction of video data.例文帳に追加

映像データが格納されたディスク１３′の破損および交換が発生した場合に，映像再生時リビルド手段３２は，映像データの再生中にディスク１１，１２から読み出されたデータを用いて，映像再生部４０による映像の再生と並行してディスク１３′のリビルド処理を実行する。 - 特許庁

To provide an access method for a network-connected disk array and a storage device capable of transferring data efficiently at high speed regardless of dispersion of data transfer of each disk device, when transferring the data read by a plurality of disk devices operated in parallel.例文帳に追加

本発明は、並行して動作する複数のディスク装置で読み込んだデータを伝送する際に、当該データを各ディスク装置のデータ転送のばらつきに関係なく、効率よく高速に伝送できるネットワーク接続されたディスクアレイのアクセス方法及び記憶装置を提供することを課題とする。 - 特許庁

The image processing units 10-1, 10-2 can execute processing of two functions or more among an image read function, an image recording function, an image copy function and an image communication function in parallel so as to automatically store a file of the processed image data independently of the processing above.例文帳に追加

画像読取機能、画像記録機能、画像複写機能及び画像通信機能のうち、２以上の機能の処理を並行して実行可能な画像処理装置１０−１，１０−２において、処理する画像データのファイルを、前記処理とは独立して自動的に蓄積させるように構成する。 - 特許庁

Since a reader/wrier 15 starts writing the image data read from a reader 14 to a print order intermediate medium M before completion of print order data preparation, and read/write of the image data considered to take the longest time is performed in parallel with preparation of the print order data so that, the entire time required for print production can be reduced.例文帳に追加

読み取り・書き込み装置１５が、プリント注文データが完成する前に、読取装置１４から読出された画像データを、プリント注文中間メディアＭに書込むための処理を開始するようになっているので、最も時間がかかると考えられる画像データの読み出しと書き込みとを、プリント注文データの作成と並行して行えるため、全体としてプリント作成にかかる時間を短縮することができる。 - 特許庁

When reading simultaneously generated plural events in an event read part 2, the respective events are successively read while being switched at predetermined time intervals, for example, and a processing target in an event executing part 5 is successively switched to each of events by a present valid event holding part 3 and an execution event judging part 4, so that processing can be parallel executed to a plurality of simultaneously generated event information.例文帳に追加

イベント読み込み部２で、同時発生した複数のイベントを読み込む場合、順次に、例えば予め定められた時間間隔で切り換えて各イベントを読み込み、現有効イベント保持部３と実施イベント判断部４により、イベント実施部５における処理対象を、それぞれのイベントに順次に切り換えることにより、同時発生した複数のイベント情報に対する処理を並列に実行する。 - 特許庁

A DMA processor 103 operating in parallel with the CPU 101 refers to the memory area 107 for the histogram counter by the histogram counter address read from the CPU→DMA processor-communicating memory area 106, reads a histogram counter value, adds one to the histogram counter value by use of an incrementer 105, and writes the counter value after the increment into the address (original address) read with the counter value.例文帳に追加

一方、ＣＰＵ１０１と並行して動作するＤＭＡプロセッサ１０３において、ＣＰＵ→ＤＭＡプロセッサ通信用メモリ領域１０６から読み出したヒストグラムカウンタアドレスによりヒストグラムカウンタ用メモリ領域１０７を参照して、ヒストグラムカウンタ値を読み出し、インクリメンタ１０５を使用してヒストグラムカウンタ値に１を加算し、インクリメント後のカウンタ値を、当該カウンタ値を読み出したアドレス（元のアドレス）に書き込む。 - 特許庁

When the transfer of the program for system start under the DMA control part 10 is completed, the CPU 5 performs system start according to the program of system start read from the external memory 3, and the DMA control part 10 reads the program for system control from the flash memory 2, and transfers it to the external memory 3 simultaneously in parallel.例文帳に追加

ＣＰＵ５は、ＤＭＡ制御部１０によるシステム起動用のプログラムの転送が完了したときに、外部メモリ３から読み出したシステム起動用のプログラムに従ってシステムの起動を行う一方、同時並行的に、ＤＭＡ制御部１０は、フラッシュメモリ２からシステム制御用のプログラムを読み出し外部メモリ３へ転送する。 - 特許庁

In the serial/parallel conversion circuit 140, continuous two pieces of data out of a plurality of pieces of data inputted continuously synchronizing with an internal clock CLK are written simultaneously in mini-arrays being different from each other, the two pieces of data read simultaneously from the different mini-arrays are outputted continuously synchronizing with the internal clock ICLK.例文帳に追加

シリアル−パラレル変換回路１４０は、内部クロックＩＣＬＫに同期して連続的に入力される複数のデータのうち、連続する２つのデータを互いに異なるミニアレイに同時に書き込み、異なるミニアレイから同時に読み出された２つのデータを内部クロックＩＣＬＫに同期して連続的に出力する。 - 特許庁

In an autographic electronic voting method, voting is carried out by writing the name of a candidate on the image screen 5 by one's handwriting and displaying the autographic name 21 in parallel with a registered and stored candidate name 20, the voting information is processed as the electronic information 22, and the voting information can be stored and read.例文帳に追加

本発明による自書式電子投票方法は、画面(5)上に候補者の名前を手書きして自書名前(21)を登録記憶された候補者名(20)と並列表示して確認した上で投票を行い、この投票情報を電子情報(22)として処理し、投票情報の記憶及び読み出しができる方法である。 - 特許庁

The combination type IC card is provided with both of a contact type interface for reading and writing data via terminals 10 for contact type communication provided to the card and a non-contact type interface comprised of a parallel resonant circuit 20 for non-contact type communication for receiving the data transmitted by radio by an antenna coil 21 to read and write the data.例文帳に追加

カードに設けられた接触型通信用端子１０を介してデータを読み書きするための接触型のインターフェイスと、無線で送信されてきたデータをアンテナコイル２１にて受信して該データを読み書きするための非接触型通信用並列共振回路２０からなる非接触型のインターフェイスとの両方を備える。 - 特許庁

When reproduction of a video image is started, the client 7 receives video data and synchronous information sent in parallel from the server 1, a video data display means 10 applies display processing to the video data, and when the synchronous information is received, the synchronous data are read from the buffer 9 and an audio is outputted or display output is made.例文帳に追加

映像再生を開始すると、クライアント７はサーバ１から並列伝送される映像データと同期情報を受信し、映像データ表示手段１０において映像データの表示処理を行うと共に、同期情報が受信されたときバッファ９より同期データを読み出して音声出力又は表示出力を行う。 - 特許庁

Although the reading speed of the row scanning type CMOS sensor can easily be increased by the multi-channel parallel reading, since the so-called horizontal blanking time for storing image data at (n+1)th row to a row memory cannot be reduced, the overall read time cannot h be much reduced regardless of increased number of channels.例文帳に追加

行走査型のＣＭＯＳセンサは、多チャンネル並列読み出しによって、読み出し速度を容易に高速化することができるが、ｎ＋１行目の画像データを行メモリへストアする所謂水平ブランキング時間は短縮できない為、チャンネルを増やせば増やすほど総合の読み出し時間はあまり短縮化できなかった。 - 特許庁

Also, the vertical scanning circuit 8 reads, in rows, correction signals from pixels that belong to the first group of rows and the second group of rows in parallel and performs control for successively outputting, from the output part 23, only correction signals read from the pixels that belong to the first group of rows.例文帳に追加

また、垂直走査回路８は、内部転送が禁止されているときは第１の行群及び第２の行群に属する画素から補正信号を行単位で並列に読み出すとともに第１の行群に属する画素から読み出された補正信号のみを出力部２３から画素単位で順次出力させる制御を実行する。 - 特許庁

Image signals read with line sensor CCD 1 to 5 are converted to 16 bit digital signals A(n) and B(n), then converted to an 8-bit divided signal Dout by using a multiplexer 44, and outputted to a signal processing circuit 40 as a 1 bit serial signal Sout by using a parallel/serial converter 46.例文帳に追加

ラインセンサＣＣＤ１〜ＣＣＤ５によって読み取った画像信号を１６ビットのデジタル信号Ａ（ｎ）、Ｂ（ｎ）に変換した後、マルチプレクサ４４によりビット数の少ない８ビットの分割信号Ｄｏｕｔに変換し、パラレル／シリアル変換器４６で１ビットのシリアル信号Ｓｏｕｔとして信号処理回路４０に出力する。 - 特許庁

Since received data of the remaining P/2 of the P parallel bits is read from the received data memory 910 at the next second time, the received data of the remaining P/2 bit and the initial received data of P/2 bit are simultaneously transmitted to a message calculation part 913 as received data D211.例文帳に追加

次の２時刻目に、Pパラレルビットのうちの残りのP/2のビットの受信データが受信データメモリ９１０から読み出されるので、この残りのP/2のビットの受信データと、レジスタ９１２に一旦格納されていた先のP/2のビットの受信データとが同時に、受信データD211として、メッセージ計算部９１３に送信される。 - 特許庁

After a packet reception section 81 discriminates the packet, connection information is read out in parallel to error decision making by a packet error check section 83 to specify a writing position of a payload and perform payload writing processing in an application memory area, thereby performing small-delay RDMA communication by starting payload writing without waiting for an error decision result.例文帳に追加

パケット受信部８１でのパケット識別後、パケットエラーチェック部８３でのエラー判定と平行して、コネクション情報の読み出し、ペイロードの書込位置の特定、アプリケーションメモリ領域のペイロード書込処理を実施することにより、エラー判定結果を待たずに、ペイロード書込を開始することで低遅延でのRDMA通信を実現する。 - 特許庁

A reflected light in an original 122 receiving a light emitted from a light source 124 and placed on platen glass 121 is reflected in second and third mirrors 129, 130 placed nearly in parallel at a prescribed interval by the number of times in response to a read magnification and thereafter a one-dimensional image sensor 140 forms an image of the resulting light.例文帳に追加

光源１２４によって照射されたプラテンガラス１２１上の原稿１２２の反射光は、所定間隔を置いて互いにほぼ並行となるように配置された第２および第３のミラー１２９、１３０で、読取倍率に応じた回数だけ折り返された後、１次元イメージセンサ１４０に結像する。 - 特許庁