「parity bit」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

A parity generation circuit generates a parity bit related to the data to be accessed on the basis of the result of the XOR operation.例文帳に追加

パリティ生成回路は、ＸＯＲ演算の演算結果に基づいて、アクセス対象データに関連するパリティビットを生成する。 - 特許庁

Thus, even when the bit width of parity bits being final bits of caption signal data is narrow, since the data are sampled at the center bit position or the bit position closer to the data front, parity data can accurately be acquired.例文帳に追加

したがって、キャプション信号データの最終ビットであるパリティビットのビット幅が狭い場合であっても、ビットの中心位置または前寄りの位置でサンプリングを行うためパリティデータを正確に取得できる。 - 特許庁

Each of the bit generation circuits operates to receive each data bit and each hard latch signal, and generate a parity signal indicating the parity of the corresponding data bit when the hard latch signal is inactive.例文帳に追加

各ビット発生回路は夫々のデータビット及び夫々のハードラッチ信号を受取り、且つハードラッチ信号がインアクティブである場合に対応するデータビットのパリティを表わすパリティ信号を発生すべく動作する。 - 特許庁

a G track address group for groove only is formed in a groove track including a parity bit, a L track address group for land only is formed in a land track including a parity bit.例文帳に追加

グルーブトラックにはグルーブ専用のＧトラックアドレス系がパリティビットを含んで形成され、ランドトラックにはランド専用のＬトラックアドレス系がパリティビットを含んで形成される。 - 特許庁

A bit value altering section 45 alters the bit value by any of four pixels in that block for a block, where the operated parity value does not match the parity control value (S112).例文帳に追加

ビット値変更部４５はパリティ値がパリティ制御値と一致していないブロックについて、そのブロック内の４つの画素のうち、何れか１つの画素のビット値を変更する（Ｓ１１２）。 - 特許庁

To provide a device and method of applying a parity bit to encrypt data for protection.例文帳に追加

パリティービットでデータに対して暗号保護を行なう装置及び方法の提供。 - 特許庁

The parity bit is determined corresponding to the allowance limit of a cell loss and of the error rated.例文帳に追加

パリティ・ビットはセル損失及びエラー率の許容限度に応じて決定される。 - 特許庁

The Mousesystems protocol uses 1 start bit, 8 data bits, no parity and two stop bits at the speed of 1200 bits/sec. 例文帳に追加

マウスシステムズプロトコルは、1200 bits/secで、1 スタートビット、8 データビット、パリティなし、2 ストップビットである。 - JM

is not set, then the parity bit is always 0). 例文帳に追加

が設定された場合パリティビットは常に 1 となり、設定されない場合は常に 0 となる。 - JM

DEVICE FOR DETECTING ERROR OF CRC CODE ATTACHED WITH PARITY BIT IN REVERSE ORDER AND METHOD THEREOR例文帳に追加

パリティビットが逆順に付加されたＣＲＣコードのエラー検出装置及びその方法 - 特許庁

Turbo encoding and turbo decoding are used to generate and demodulate a second parity bit string.例文帳に追加

ターボ符号およびターボ復号を使用し第２パリティビット系列の生成や復調も行う。 - 特許庁

An error detect generator 33 generates an error detection signal based on the parity bit.例文帳に追加

誤り検出ジェネレータ３３は、パリティビットに基づいて誤り検出信号を生成する。 - 特許庁

As the error detecting and correcting capability of each block, parity bits are assigned by one bit to each block and a parity area integrating the parity bits is disposed to the heading part of the data sector.例文帳に追加

そして、各ブロックの誤り検出訂正能力として、パリティビットを各ブロックに対して１ビットずつ割り当て、パリティビットを統合したパリティ部をデータセクタの先頭に配置する。 - 特許庁

Code generation and error detection are performed for read-out data by a parity/syndrome generator 31 and a parity bit and syndrome are generated, and they are held in the parity/syndrome register 39.例文帳に追加

パリティ／シンドロームジェネレータ３１により読み出しデータに対して、符号生成及び誤り検出を行いパリティビット及びシンドロームを生成し、パリティ／シンドロームレジスタ３９に保持する。 - 特許庁

In between reading cycles, a cache controller of the cache checks the parity bit in regard to a tag entry, and if a hit is displayed, it checks a parity bit in regard to a corresponding data storage entry.例文帳に追加

読取りサイクルの間に、キャッシュのキャッシュコントローラは、タグエントリについてパリティビットをチェックし、ヒットが表示されると、対応するデータ記憶装置エントリについてパリティビットをチェックする。 - 特許庁

The accumulator 16 summates the sum D17 and outputs a parity pit D18 obtained as a result as a parity bit p of a code word c via a selector 17.例文帳に追加

アキュムレータ１６は、その和D17を積算し、その結果得られる和D１７を符号語ｃのパリティビットｐとして、セレクタ１７を介して出力する。 - 特許庁

The LDPC coding part 22 encodes the bit string by calculating a parity check matrix for the input bit string.例文帳に追加

ＬＤＰＣ符号化部２２は、入力したビット列に対して、パリティ検査行列を演算することによって、ビット列を符号化する。 - 特許庁

In the absence of a CAM or RAM bit error, the reference parity bits from the RAM will match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットが整合する。 - 特許庁

The semiconductor storage device includes the parity bit generating circuit.例文帳に追加

本発明に係る半導体記憶装置は、パリティビット発生回路を備える半導体記憶装置である。 - 特許庁

A 2-multiplex circuit 19 skips idle bits or a parity bit to multiplex the parallel data into serial data.例文帳に追加

２多重回路１９は、空きビット又はパリティーをスキップして、並列データをシリアルデータに多重する。 - 特許庁

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2.例文帳に追加

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。 - 特許庁

The outside informations are divided into the information bit u and the first parity bit p1 which are necessary for decoding at a first APP decoding portion 62 and into the second parity bit p2 necessary for decoding at a second APP decoding portion 64 by a demultiplexer 102.例文帳に追加

外部情報は、デマルチプレクサ１０２により、第１ＡＰＰ復号部６２での復号に必要な情報ビットｕと第１パリティビットｐ１、および第２ＡＰＰ復号部６４での復号に必要な第２パリティビットｐ２に分けられる。 - 特許庁

In the format determination method of magnetic data, format determination is carried out based on the result of parity check of the parity bit included in the magnetic data (SA3).例文帳に追加

本発明の磁気データのフォーマットの判定方法は、磁気データに含まれるパリティビットのパリティチェックの結果によってフォーマット判定を行う（ＳＡ３）。 - 特許庁

In absence of a CAM or RAM bit error, the reference parity bits from the RAM and the parity bits generated from the masked query data will match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーがない場合、ＲＡＭからの参照パリティビットおよびマスクされた照会データから生成されるパリティビットが整合する。 - 特許庁

The converted cell data are fed to a parity check section 56, where the horizontal parity bit is checked and outputted through a data bus 12b via an output section 38.例文帳に追加

変換されたセルデータはパリティチェック部５６に送られて水平パリティビットがチェックされた後、出力部３８を経てデータバス１２ｂにより伝送される。 - 特許庁

The error-correcting code is defined by a parity check matrix in which columns represent variable bits and rows represent parity bit, and represented as a bipartite graph having two parts.例文帳に追加

誤り訂正符号は、列が変数ビットを表わし、行がパリティビットを表わすパリティ検査行列によって定義し、２部グラフとして表わされる。 - 特許庁

The parity bit can be used together with a single error correction code in order to judge whether a detected error is a single-bit error or a plural-bit error.例文帳に追加

このパリティ・ビットは、検出されたエラーが単一ビットエラーであるか複数ビットエラーであるかを判定するために、単一エラー訂正コードとともに使用することができる。 - 特許庁

If there is a CAM or RAM bit error, an error will be detected since the two parity bit sets will not match.例文帳に追加

ＣＡＭまたはＲＡＭにビットエラーが発生する場合、これら２つのパリティビットセットは整合しないため、エラーが検出されることになる。 - 特許庁

An encoding part 101 performs turbo encoding to the transmission data to output parity bit data and systematic bit data for which high quality is required.例文帳に追加

符号化部１０１は、送信データをターボ符号化してパリティビットデータと高品質が要求されるシステマティックビットデータとを出力する。 - 特許庁

When this parity bit sequence corresponds to the form according to the request of the recording and reproduction system, the digital information sequence after conversion processing excluding the dummy symbol and the parity bit sequence are associated for output.例文帳に追加

このパリティビット系列が記録再生系の要求に応じた形態に対応している場合、ダミーシンボルを除く変調処理後のデジタル情報系列とパリティビット系列とを対応させて出力する。 - 特許庁

The computing unit 141 computes the sum on F_2 between the operation result of the target row supplied from the adder 135-1 and a parity bit stored in a register 142 to thereby calculate a new parity bit.例文帳に追加

演算器１４１は、加算器１３５−１から供給される対象行の演算結果と、レジスタ１４２に格納されたパリティビットとのＦ_2上の和を演算することにより、新たなパリティビットを求める。 - 特許庁

Various conditions such as a character length, presence/absence of the parity, an odd/even parity and a stop bit length are recognized by a bit pattern of an AT command read from a reception buffer AH by the CPU B, and they are set to a reception control section D with the transfer rate.例文帳に追加

キャラクタ長、パリティ有無や偶奇、ストップビット長の各条件は、CPUBで受信バッファAHから読み出したATコマンドのビットパターンから認識され、転送速度と共に受信制御部Dに設定される。 - 特許庁

To autonomously specify a failure bit between a transmitter and a receiver in generation of a parity error while holding advantages of a normal parity check method, to avoid the failure bit to continue operations.例文帳に追加

通常のパリティチェック方式の利点を保持しつつ、パリティエラー発生時には、送受信装置間で自律的に障害ビットを特定し、その障害ビットを回避して運用を継続できるようにする。 - 特許庁

The encoder generates the redundant bit stream so that each of bits contained in the redundant bit stream can also be functioned as a parity bit for one of a plurality of divided information bit streams resulting from dividing the information bit stream.例文帳に追加

符号化部は、冗長ビット列に含まれる少なくとも１つのビットのそれぞれが、情報ビット列を複数に分割した分割情報ビット列の１つに対するパリティビットとしても機能するように、冗長ビット列を生成する。 - 特許庁

A GS-APP decoding portion 52 of a GS-decoding portion 50 receives apriori probability related to an information bit u, a parity bit p1 and a parity bit p2 sent from a turbo-decoding portion 60, calculates outside informations and sends them to the turbo-decoding portion 60, when it does a soft decision decoding of a receiving bit y.例文帳に追加

ＧＳ復号部５０のＧＳ−ＡＰＰ復号部５２は受信ビットｙの軟判定復号を行う際、ターボ復号部６０から送られる情報ビットｕ、パリティビットｐ１，ｐ２に関する事前確率を受け取り、それらの外部情報を計算し、ターボ復号部６０に送る。 - 特許庁

A parity bit is written in the least significant bit of the additional information and, at the time of shipment, the parity check logic circuits 10a-10d perform parity check of the additional information and only a semiconductor integrated circuit device 1 written with correct additional information is shipped.例文帳に追加

付加情報の最下位ビットにはパリティビットが書き込まれており、製品出荷時に、パリティチェック論理回路１０ａ〜１０ｄによって付加情報のパリティチェックを行い、該付加情報が正しく書き込まれている半導体集積回路装置１のみを出荷する。 - 特許庁

If the encoding route B is selected, the mapping part 130 allocates the parity bit to a specified subcarrier.例文帳に追加

符号化ルートＢが選択されている場合、マッピング部１３０は、パリティビットを所定のサブキャリアに割り当てる。 - 特許庁

Due to this property, the codes become ideal for parity bit insertion application such as LDPC channels.例文帳に追加

この特性によって、符号はＬＤＰＣチャネルなどのパリティビット挿入アプリケーションに理想的なものになる。 - 特許庁

Each of the bit generation circuits drives the parity signal to a setting value when the hard latch signal is active.例文帳に追加

各ビット発生回路は、ハードラッチ信号がアクティブである場合にパリティ信号を設定値へ駆動する。 - 特許庁

A difference management part 2D manages an updating position relative to a parity group 3B using a difference bit map 2E.例文帳に追加

差分管理部２Ｄは、差分ビットマップ２Ｅを用いて、パリティグループ３Ｂに関する更新箇所を管理する。 - 特許庁

The horizontal parity bit is fed to a buffer input output section 32 together with cell data and written in a cell buffer 18.例文帳に追加

水平パリティビットはセルデータと共にバッファ入出力部３２に送られセルバッファ１８に書き込まれる。 - 特許庁

To detect a fault of a transmitter that applies parallel processing to a signal in its inside and an error in a parity bit.例文帳に追加

内部で信号を並列処理する伝送装置の故障と、パリテイビットの異常とを、検出する。 - 特許庁

A receiver side STM descramble circuit 14 descrambles the parallel data 106 into the signal parallel data prior to bit rearrangement on the basis of the bit rearrangement information 110, checks parity by using parity bit 108 received from the high-speed interface circuit 10 via the receiver side STM frame synchronization circuit 12 and outputs a parity error alarm 114.例文帳に追加

受信側STM デスクランブル回路14では、ビット並べ替え情報110 に基づいてパラレルデータ106 からビット並べ替え前の元のパラレルデータを復元し、高速インタフェース回路10から受信側STM フレーム同期回路12を介して送られてくるパリティビット108 を用いてパリティチェックを行い、パリティ誤り警報114 を出力する。 - 特許庁

At the time of writing data, the exclusive OR of the parity code of input data and the monitor pattern related to the memory address is written in the memory as the bit for check and at the time of reading data, the exclusive OR of the check bit read out of the memory and the collate pattern related to the memory address is used as the parity bit for performing the parity check.例文帳に追加

データ書き込み時に入力データのパリティ符号とメモリアドレスに関連する監視パターンとの排他的論理和を監査用ビットとしてメモリに書き込み、データ読み出し時にメモリから読み出した検査ビットとモリアドレスに関連する照合パターンとの排他的論理和をパリティビットとしてパリティ検査を行う。 - 特許庁

A processing section 52 converts a bit width of cell data twice to generate an idle area 42 and the horizontal parity bit is inserted to the idle area.例文帳に追加

処理部５２は、セルデータのビット幅を２倍に変換して空き領域４２を生成し、この空き領域に水平パリティビットを挿入する。 - 特許庁