| 例文 |
programmable processorの部分一致の例文一覧と使い方
該当件数 : 113件
To provide a programmable digital signal processor(DSP) of low power consumption and high efficiency having a variable instruction length and facilitated in programming.例文帳に追加
可変命令長を有し、プログラミングが容易な低消費電力かつ高効率のプログラムラマブル・ディジタル信号プロセッサ(DSP)を提供する。 - 特許庁
To provide a data processor which makes a ROM (serial data interface ROM) for programming a programmable circuit (writing program data) unnecessary.例文帳に追加
プログラマブル回路をプログラムする(プログラムデータを書き込む)ためのROM(シリアルインターフェイスROM)が不要となるデータ処理装置を提供する。 - 特許庁
An embedded type programmable processor manages insertion and deletion of route in the prefix tables together with configuration of the virtual memory banks.例文帳に追加
埋込型プログラム可能プロセッサが、仮想メモリバンクのコンフィギュレーションと共に、プレフィックステーブル内のルートの挿入及び削除を管理する。 - 特許庁
The sound processing module 14 includes a programmable interface 18, a mechanical interface unit 20, a digital signal processor 24, a CODEC 28, and a memory element 30.例文帳に追加
また、この方法は、前述の音声信号と選択された音響効果との統合を反映する出力(40)を生成するステップを含む。 - 特許庁
An interface with the VU 1 and the PU 2 is held at the same level as the programmable VUPU processor, so that verification can be easily executed and a highly reliable processor can be provided in a short time.例文帳に追加
VU1およびPU2とのインタフェースをプログラマブルなVUPUプロセッサと同一に保持することにより、検証が容易となり、信頼性の高いプロセッサを短期間で提供することができる。 - 特許庁
The method for updating programmable device configuration codes stored in the EEPROMs (212, 214, 216) of a system can be updated in a complicated program having an individual management processor (526) and a system processor (236).例文帳に追加
システムのEEPROM(212,214,216)に格納されたフ゜ログラマブルデバイス構成コードを更新するための方法であって、個別の管理プロセッサ(526)およびシステムプロセッサ(236)を有する複雑なシステムにおいて実施することができる方法。 - 特許庁
To obtain a signal processor in small circuit scale by storing a program for digital signal processor(DSP) and a program for programmable logic device(PLD) in one program memory concerning the signal processor composed of a DSP and a PLD.例文帳に追加
本発明はDSPおよびPLDからなる信号処理装置に関し、DSP用のプログラムとPLD用のプログラムを1つのプログラムメモリに格納することにより、回路規模の小さな信号処理装置を実現することを目的とする。 - 特許庁
To provide a technology for efficiently determining the order of setting circuit information on a programmable logic circuit, with respect to an image processor for switching circuit configurations of the programmable logic circuit in order to achieve an image processing function.例文帳に追加
画像処理機能を実現するためにプログラマブル論理回路の回路構成を切り替える画像処理装置に関し、プログラマブル論理回路に対する回路情報の設定順序を効率的に決定することが可能な技術を提案する。 - 特許庁
To provide programmable electronic equipment such as a processor having a memory capable of storing a computer program associated with stack base language(for example, Java(R)).例文帳に追加
スタックベース言語(たとえば、Java)に関連付けられたコンピュータプログラムを格納することができるメモリを有するプロセッサ等のプログラマブル電子装置を得る。 - 特許庁
At least one of message handling modules (132-1 to 132-3) is programmable to enable exclusive control by a specified source processor core.例文帳に追加
少なくとも1個のメッセージ処理モジュール(132-1から132-3)は指定された発信元プロセッサ・コアによる排他的制御が可能になるようにプログラムされる。 - 特許庁
A plurality of partitions 96 to 106 may be formed in a non-volatile re-programmable memory which may act as a primary non-volatile file system for a processor-based system.例文帳に追加
プロセッサ搭載システム用の主不揮発性ファイルシステムとして作用する不揮発性再プログラム可能メモリに複数の区分96〜106が形成される。 - 特許庁
To secure the reliability and a safe operation of a programmable data processor such a controller for an automobile, an aircraft, a ship, or the like.例文帳に追加
自動車,航空機,船舶等の制御装置のようなプログラミング可能なデータ処理装置の信頼性及び安全な動作を保証できるようにする。 - 特許庁
The portion of a conventional RFID reader/writer which is achieved by a DSP (Digital Signal Processor) or FPGA (Field Programmable Gate Array) is directly shifted to the server and the process is executed.例文帳に追加
本発明では、従来のRFIDリーダライタ中で、DSP又はFPGAで実現されている部分をそのままサーバに移して実行させる。 - 特許庁
To provide a programmable logic integrated circuit device ("PLD") comprising one or more processor objects in addition to circuitry generally included in a PLD.例文帳に追加
プログラマブルロジック集積回路装置(「PLD」)中に一般的に含まれる回路に加えて、1又はそれ以上のプロセッサオブジェクトを有するPLDを提供する。 - 特許庁
The programmable switch (320) inputs and outputs pieces of data having the plural bit width and the predetermined bit width from wirings to the processor element on the basis of the configuration information.例文帳に追加
プログラマブルスイッチ(320)は、配線からプロセッサエレメントに複数ビット幅のデータおよび所定のビット幅のデータを構成情報に基づいて入出力する。 - 特許庁
The hardware decryption processor 104 is operable, when power is applied, to decrypt the encrypted configuration program and to configure a programmable array 108 of a logic element.例文帳に追加
ハードウェア復号プロセッサ104は、電力が投入されると、暗号化されたコンフィグレーションプログラムを復号し、論理素子のプログラマブルアレイ108を構成する。 - 特許庁
A data processing machine comprises a processor for performing an instruction; and a memory device comprises the electric field programmable film, wherein the electric field programmable film comprises a polymer bonded to an electroactive moiety, and further wherein the memory device is in electrical and/or optical communication with the processor.例文帳に追加
命令を実行するためのプロセッサ;および電界プログラマブルフィルムを含むメモリデバイスを含むデータ処理機であって、前記電界プログラマブルフィルムが電気活性部分に結合したポリマーを含み、さらに、前記メモリデバイスがその前記プロセッサと電気および/または光通信しているデータ処理機も本明細書において開示する。 - 特許庁
In the videoscope 20, the program for autofluorescent observation being a program connected with the control operation of the processor 30 is stored as data in an EEPROM (electrically erasable programmable ROM) 27.例文帳に追加
ビデオスコープ20内に、プロセッサ30の制御動作に関連するプログラムであって自家蛍光観察用のプログラムをデータとしてEEPROM27に格納する。 - 特許庁
The processor (104) is also coupled to the interface (114) connected with the avionics network of the aircraft, and each of the multifunction slices (100) become programmable multifunction radio equipment.例文帳に追加
また、プロセッサ(104)は、航空機のアビオニクス・ネットワークに接続するアビオニクス・インターフェース(114)にも結合され、各多機能スライス(100)は、プログラム可能な多機能無線機となる。 - 特許庁
To provide an image processor which is made low-cost by suppressing an increase in memory with a small-scale programmable data processing section while guaranteeing a degree of freedom of programming.例文帳に追加
小規模なプログラマブルなデータ処理部でもって、プログラミングの自由度を担保しながら、メモリ増大を抑制して低コスト化を実現した画像処理装置を提供する。 - 特許庁
To provide a method and configuration for standardizing an interface between a procedure element in a data processor and a phase logic executed in a programmable controller.例文帳に追加
データ処理装置内の手順要素とプログラマブル制御装置内で実行される位相論理との間のインタフェースを標準化するための方法及び構成を提供する。 - 特許庁
To provide a data transmitting/receiving system capable of performing programmable control and having flexibility in a service condition in performing delivery of data between a CPU and a DSP (digital signal processor).例文帳に追加
CPUとDSPとの間でデータの受け渡しを行う場合にプログラマブルな制御が可能で使用状況等に柔軟性を有するデータ送受信システムを提供する。 - 特許庁
This programmable controller 1 is provided with a memory 3 for storing a program and data; a processor 2 for executing the program stored in the memory 3; and a bus selection circuit 4 for switching the on/off of the connection of the bus signal of the memory 3 and the processor 2.例文帳に追加
プログラムおよびデータを格納するメモリ3と、メモリ3に格納されたプログラムを実行するプロセッサ2とを備えたプログラマブルコントローラ1において、メモリ3とプロセッサ2のバス信号の接続のオン/オフを切り替えるバス選択回路4を備える。 - 特許庁
Then a status signal from a low-order processor is received and a DMA controller having a large capacity of transfer data memory executes the compression and development of transfer data, a programmable load distribution and the load distribution in accordance with the working situation of the low-order processor.例文帳に追加
そこでは、下位プロセッサからのstatus信号を受け、大容量の転送データ用メモリを持つDMAコントローラによって、転送データの圧縮・展開、プログラマブルな負荷分散、下位のプロセッサの稼働状況に応じた負荷分散が行われる。 - 特許庁
To provide The method and device for reducing the power consumption of a programmable digital signal processor(DSP) exclusive for a radio telephone or control and improving the execution efficiency of DSP algorithm.例文帳に追加
無線電話用や制御専用のプログラマブル・ディジタル信号プロセッサ(DSP)の電力消費を低くし、DSPアルゴリズムの実行の効率を高める方法と装置を提供する。 - 特許庁
To provide an image processor for facilitating programmable countermeasures to the discharge pattern of ink in image data conversion processing for converting page image data into an image format suitable for ink jet recording.例文帳に追加
ページ画像データをインクジェット記録に適した画像フォーマットに変換する画像データ変換処理において、インクの吐出パターンに対してプログラマブルに対応出来る画像処理装置を提供する。 - 特許庁
This programmable controller having a sequence arithmetic processor to execute a sequence instruction comprises a program storage memory storing a processing instruction described in a general language by a user, and a general processor processing the processing instruction in the background of processing of the sequence arithmetic processor.例文帳に追加
シーケンス演算プロセッサを有し、シーケンス命令を実行するプログラマブル・コントローラにおいて、ユーザが汎用言語で記述した処理命令を格納するプログラム格納メモリと、前記処理命令を前記シーケンス演算プロセッサの処理のバックグラウンドで処理する汎用プロセッサとを備えることを特徴とするプログラマブル・コントローラ。 - 特許庁
To reduce power consumption by relieving a load of a main processor to reconfigure a programmable logic circuit and to enhance the performance of the system as a whole.例文帳に追加
プログラマブル論理回路を再構成するためのメインプロセッサの負荷を大幅に軽減させ、低消費電力化を図るとともに、システム全体のパフォーマンスを向上させた情報処理システムを提供する。 - 特許庁
To provide a programmable controller capable of performing ordinary power supply cutoff operation without damaging maintainability and safety even when an arithmetic processor requiring a fixed power supply cutoff procedure is provided.例文帳に追加
一定の電源遮断手順を要する演算処理装置が含まれる場合でも、保守性、安全性を損なうことなく通常の電源遮断操作を行うことのできるプログラマブルコントローラを提供する。 - 特許庁
A program and an adjustable digital signal processor 104 are used instead of a conventional analog charge pump and a loop filter to constitute a filter element 102 on the programmable logic device (PLD).例文帳に追加
従来のアナログチャージポンプおよびループフィルタの代わりに、プログラムおよび調整が可能なデジタル信号プロセッサ104を使用してフィルタエレメント102をプログラマブルロジックデバイス(PLD)上に構成する。 - 特許庁
To provide an image processor for suppressing the increase of a memory, and for reducing costs while securing the degree of freedom of programming, and for improving processing performance by a small-scale programmable data processing part.例文帳に追加
小規模なプログラマブルなデータ処理部でもって、プログラミングの自由度を担保しながら、メモリ増大を抑制して低コスト化を実現し、かつ、処理性能の向上を可能にする画像処理装置を提供する。 - 特許庁
This programmable controller is provided with a dedicated processor core 1' for executing a sequence command, a command memory 4 storing the sequence command, and data memories 5a, 5b serving as working areas during the execution of the sequence command.例文帳に追加
プログラマブルコントローラは、シーケンス命令を実行する専用プロセッサコア1′とシーケンス命令を格納した命令メモリ4とシーケンス命令の実行中に作業領域となるデータメモリ5a,5bとを備える。 - 特許庁
A programmable controller (126) for a fire suppression system includes: a rewritable memory module (260); a processor module (262); multiple sensor input parts (210, 212, 214, 216, 218, 222, 272); and multiple control signal output parts (230, 232, 236, 238, 240, 242, 250, 274).例文帳に追加
防火システム用のプログラム可能な制御装置(126)は、書き換え可能なメモリモジュール(260)およびプロセッサモジュール(262)、並びに複数のセンサ入力部(210,212,214,216,218,222,272)および制御信号出力部(230,232,236,238,240,242,250,274)を含む。 - 特許庁
The data processor is shared by more than one circuits or devices, which comprise a programmable circuit, and is provided with the memory where a preservation area where access by the programmable circuit is limited is arranged in a part of a storage area as the preservation area of information to be non-ciphered sentence data.例文帳に追加
本発明に係るデータ処置装置は、上記プログラマブル回路を含む複数の回路又は装置により共有され、かつ、非暗号文データとなった情報の保存領域として上記プログラマブル回路によるアクセスを制限した保存領域が記憶領域の一部に設けられたメモリを備えている。 - 特許庁
If the programmable circuit is an FPGA that is part of a pipeline accelerator, a processor coupled to the accelerator retrieves from a firmware that represents the configuration, and sends the firmware to the FPGA, which then stores the firmware into a memory such as an electrically erasable and programmable read-only memory (EEPROM).例文帳に追加
プログラマブル回路がパイプライン加速器の部分であるFPGAであれば、その加速器と結合されたプロセッサはコンフィギュレーションを表すファームウェアを検索し、そのファームウェアをFPGAに送信し、次いで該FPGAがそのファームウェアを電気的に消去可能でプログラム可能な読み取り専用メモリ(EEPROM)等のメモリに記憶する。 - 特許庁
The processor assembly 704 includes a misregistration determination module 706 including a series of programmable instructions which can be performed by at least one processor for characterizing the misregistration of a first color separation relative to a second color separation based on the received spectral reflectance value.例文帳に追加
このプロセッサアセンブリ704は、受け取った分光反射率値に基づいて、第2の分解色に対する第1の分解色の位置合わせ不良を特性化するための、少なくとも1つのプロセッサで実行可能な一連のプログラマブル命令を含む位置合わせ不良決定モジュール706を含む。 - 特許庁
The programmable controller in which a processor 2 for management, a processor 3 for program execution, a program memory 4, a low speed memory 7 for holding for power interruption as a first memory, a high speed memory 8 for execution as a second memory, a battery and a battery switching circuit 6 are connected with the same bus 1 is constituted.例文帳に追加
管理用プロセッサ2と、プログラム実行用プロセッサ3とプログラムメモリ4と、第1のメモリである停電時保持用低速メモリ7と、第2のメモリである実行用高速メモリ8と、バッテリ及びバッテリ切換回路6とを同一バス1に接続したプログラマブルコントローラを構成した。 - 特許庁
To improve efficiency during a track following operation in a disk drive by dedicated hardware which monitors specified abnormality during track following and makes a processor interrupt only when specified programmable reference is violated.例文帳に追加
トラック・フォローイング中の特定の異常をモニタして、特定のプログラム可能な基準が違反された場合にのみプロセッサを割込ませる専用ハードウェアにより、ディスク・ドライブ内のトラック・フォローイング動作中の効率を改良する。 - 特許庁
To provide an image processor capable of processing signals corresponding to a plurality of observation lights with a reduced scale of a circuit and displaying a still image of an observation image even in a constitution of a programmable logic device.例文帳に追加
複数の観察光に対応した信号処理を、少ない回路規模で実現することと、プログラミング可能な論理素子の構成中においても、観察画像の静止画表示を可能にする画像処理装置を提供する。 - 特許庁
In the case of wanting to confirm the operation of equipment connected to the programmable controller 1, the key operating part 9 is removed from the processor part 3, and the key operating part 9 is operated in the vicinity of the equipment to select a desired operation mode.例文帳に追加
プログラマブルコントローラ1と接続された設備装置の動作を確認したい場合は、プロセッサ部3からキー操作部9を取外し、設備装置の近くでキー操作部9を操作して所望の動作モードを選択する。 - 特許庁
In a programmable device or a device for changing dynamically a logic constitution of data processing, a route delay test capable of corresponding to connection between processor elements changed according to the logic constitution is mounted beforehand on the device.例文帳に追加
プログラマブルデバイスあるいは動的にデータ処理の論理構成を変更するデバイスにおいて、論理構成に従って変更されるプロセサエレメント間の接続に対応可能な経路遅延テストをデバイスにあらかじめ実装しておく。 - 特許庁
The recommender system 100 includes a processor for executing a series of programmable instructions for receiving a request to cluster a plurality of current students into at least two educational groups according to a plurality of constraints.例文帳に追加
レコメンダ・システムは、複数の制約条件に従って複数の現行学生を少なくとも2つの教育グループにクラスタ化する要求を受け取るための、一連のプログラム可能な命令を実行するためのプロセッサを含む。 - 特許庁
This image processor comprises a memory for storing at least an image, a plurality of programmable first processors capable of performing image processing for every partial area of the image, and a second processor for reading the image from the memory and performing a specified image processing by the pipeline processing by physical alignment of computing units.例文帳に追加
少なくとも画像を格納するメモリと、前記画像の部分領域ごとに画像処理を行うことができる複数のプログラマブルな第一のプロセッサと、前記画像を該メモリから読み出し、演算器の物理的な並びによるパイプライン処理によって特定の画像処理を行う第二のプロセッサをもたせた画像処理装置とする。 - 特許庁
This processor has the SIMD type operation processing means 301 and the auxiliary operation processing means 311 that is different from the SIMD type operation processing means 301, and the auxiliary operation processing means 311 is composed of a programmable operation processing means.例文帳に追加
SIMD型演算処理手段301と、SIMD型演算処理手段301とは別の補助演算処理手段311を有し、補助演算処理手段311をプログラマブルな演算処理手段で構成する。 - 特許庁
The digital filter may be realized by using a programmable logic device such as a digital signal processor 75 or by using exclusive logic circuits including adders 44, 48, 50, 54, 58, 62, 66, 70, 72 and shifters 46, 52, 56, 60, 64.例文帳に追加
ディジタルフィルタは、ディジタル信号プロセッサ(75)などのプログラム可能な論理デバイスにより、または加算器(44、48、50、54、58、62、66、70、72)とシフタ(46、52、56、60、64)を含む専用の論理により実現してよい。 - 特許庁
To provide an information processor and an information processing system corresponding to one-operation keys and having programmable functions for controlling a control computer(CC) by extending a CC controlling range based on conventional technology and making it possible to variously control the CC.例文帳に追加
従来の技術による制御コンピュータコントロール範囲を拡張し、制御コンピュータの様々なコントロールを可能とし、又その制御コンピュータコントロール機能をプログラマブルとするワンタッチキー対応情報処理装置およびシステムである。 - 特許庁
The processor (104) accesses user-programmable parameters stored in the memory (108) that define conditions for automatically disabling and also enabling commands to be issued from the manual input device (120, 122).例文帳に追加
プロセッサ(104)はメモリ(108)に記録された、使用者がプログラム可能であり手動入力装置(120、122)により要求される、自動的に機能抑止化しそして使用可能にする命令についての条件を規定する限定要素にアクセスする。 - 特許庁
The programmable controller is provided with an integrated circuit 10a for integrating an exclusive processor core 1' for performing sequence command, a command memory 4 for storing the sequence command and a data memory 5 being a working area during the performance of the sequence command into one chip.例文帳に追加
プログラマブルコントローラは、シーケンス命令を実行する専用プロセッサコア1′とシーケンス命令を格納した命令メモリ4とシーケンス命令の実行中に作業領域となるデータメモリ5とを1チップに集積した集積回路10aを備える。 - 特許庁
To provide a programmable state machine built in a core of a network processor (NP) for monitoring the utilization rate of various processing elements in the NP and controlling the power states of the respective elements as a function of the past utilization rate and an estimated utilization rate.例文帳に追加
ネットワーク・プロセッサ(NP)における種々の処理エレメントの使用率をモニタし且つ過去の使用率及び予測される使用率の関数として各エレメントの電力状態を制御するためにそのNPのコアに組み込まれたプログラム可能状態マシンを提供する。 - 特許庁
| 例文 |
| Copyright © Japan Patent office. All Rights Reserved. |
|
ログイン |
Weblio会員(無料)になると
|
|
ログイン |
Weblio会員(無料)になると
|