「pulse selector」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

A selector 50 selects either the output of the logic gate 48 or the pulse signal PWM1.例文帳に追加

セレクタ５０は、論理ゲート４８の出力と、パルス信号ＰＷＭ１のいずれかを選択する。 - 特許庁

A delay selector 40 is arranged in a transmission route of a signal for timing generation of the sampling pulse.例文帳に追加

サンプリングパルスの発生タイミングをとる信号の伝達経路に遅延セレクタ４０を設ける。 - 特許庁

The first pulse selector is equipped with an integrated modulator with an optical waveguide.例文帳に追加

第１のパルス選別器は、光導波路を有する集積化変調器を備える。 - 特許庁

A pulse selector means 20 supplies a pixel drive pulse signal to the pixel row, selected by the in-block line selection means.例文帳に追加

パルスセレクタ手段２０は、ブロック内ライン選択手段で選択された画素行に、画素駆動パルス信号を供給する。 - 特許庁

A first selector 18 takes out pulse width set information from pulse width-setting registers 16a-16g based on operation results of the central operation circuit.例文帳に追加

第１のセレクタ１８は、中央の演算回路の演算結果に基づき、パルス幅設定レジスタ１６からパルス幅設定情報を取り出す。 - 特許庁

A pulse selector 103 and an encoder 104 detect a transit position of the pulse signal transiting the pulse transit circuit 102 and generate a first logical signal according to the transit position.例文帳に追加

パルスセレクタ１０３及びエンコーダ１０４は、パルス走行回路１０２を走行するパルス信号の走行位置を検出し、走行位置に応じた第１の論理信号を生成する。 - 特許庁

The pulse selector selects a pulse form corresponding to the symbol of an input data stream out of a plurality of orthogonal pulse forms in 2:1 correspondence to the receivers.例文帳に追加

パルス選択器は、入力データストリームのシンボルに対応するパルス形状を、２対１で受信機に対応する複数の直交パルス形状の中から選択する。 - 特許庁

According to a prescribed value corresponding to one bit of a loop shift register 10g, the selector 10f outputs either the coincidence pulse CP or a delay pulse DP as the increment pulse IP.例文帳に追加

セレクタ１０ｆは、ループシフトレジスタ１０ｇの所定の１ビットの値に応じて、一致パルスＣＰおよび遅延パルスＤＰのいずれか一方をインクリメントパルスＩＰとして選択的に出力する。 - 特許庁

A pulse synthesizer 19 receives a timing pulse DRP for replacing level for the non-signal period, generates a signal replaced pulse RP that is positive with respect to the pixel with an ultrahigh luminous quantity and gives it to a selector 20.例文帳に追加

無信号期間にレベルを置換するためのタイミングパルスＤＲＰを受けて、パルス合成器１９は、超大光量の画素に対してのみ正となる信号置換パルスＲＰを発生し、セレクタ２０に供給する。 - 特許庁

A receive pulse counter 12 counts the rise of the receive pulse, and switches the output destination from a receive pulse selector 12 in the order of state hold circuits 8-1 to 8-N, according to the counted value thereof.例文帳に追加

受信パルス計数器１２は、受信パルスの立ち上がりをカウントし、そのカウント値に応じて受信パルス選別器１２からの出力先を状態保持回路８−１〜８−Ｎの順に切り換える。 - 特許庁

The PWM output circuit comprises a counter, a period storing section, a period detecting section, a pulse width storing section, a pulse width detecting section, an extra pulse storing section, a voltage generating section, a selector 110, and a voltage control section.例文帳に追加

カウンタと、周期記憶部と、周期検出部と、パルス幅記憶部と、パルス幅検出部と、追加パルス記憶部と、電圧生成部と、セレクタと、電圧制御部とで構成する。 - 特許庁

The circuit 5 uses a reference voltage 104 to clamp a pedestal part of the video signal on the basis of the clamp pulse supplied from the selector circuit.例文帳に追加

回路５は、セレクタ回路から供給されたクランプパルスによりビデオ信号を基準電圧104にペデスタルクランプする。 - 特許庁

The scaler is adjusted such that the plurality of measurement outputs each have the same pulse weight regardless of the selection of the meter selector.例文帳に追加

そして、複数の測定出力が、メータセレクタの選択に拘わらず同じパルス重みを有するようにスケーラを調整する。 - 特許庁

When the cycle signal (a) is inputted, the selector circuit 8 generates a prescribed number of pulse command signals (c).例文帳に追加

選択回路８は周期信号ａが入力されると、所定の数のパルス指令信号ｃを生成する。 - 特許庁

An analog pulse selector 4 separates a signal (b) which is an RZ code signal in each bit and guides signals c1, c2 to delay adders 10, 20.例文帳に追加

アナログパルスセレクタ４は、ＲＺ符号信号である信号ｂをビット毎に分離し、信号ｃ１、ｃ２を遅延加算回路１０、２０に導く。 - 特許庁

The filter 16b is selected by a pulse generation circuit 18 and a selector 19 for a fixed time in response to generation of a clock switching control signal.例文帳に追加

クロック切替え制御信号の発生に応答して、一定時間は、パルス発生回路１８、セレクタ１９により第二のフィルタを選択する。 - 特許庁

The output value of the interrupt inhibiting circuit 10 is set to a value, indicating permission of interrupt when a pulse signal is output from the change point detection selector circuit 9.例文帳に追加

変化点検出選択回路からパルス信号が出力されると、割込み禁止回路の出力値は割込み許可を示す値になる。 - 特許庁

An input section 16 is prepared for inputting a distance value for switching the signal selector 5 and the long/short pulse switcher 9 for reception.例文帳に追加

入力部１６は、信号選択器５及び受信用長／短パルス切替器９の切替の距離値を入力するためのものである。 - 特許庁

A rotating direction signal (b) and the pulse command signal (c) outputted from the selector circuit 8 are outputted to a drive circuit 9.例文帳に追加

選択回路８から出力される回転方向信号ｂおよびパルス指令信号ｃは駆動回路９に出力される。 - 特許庁

To provide a manufacturing method of an A/D conversion circuit whereby a time for discriminating occurrence of a fault of a pulse selector can be decreased in an inspection step of the A/D conversion circuit.例文帳に追加

Ａ／Ｄ変換回路の検査工程において、パルスセレクタの故障判定の時間短縮を図る。 - 特許庁

A selector control circuit 15 controls the selector 16 so that it selects the output of the FIFO 14 by one frame synchronously with the succeeding frame pulse 101 on the occurrence of an overflow signal 109 from the compression circuit 12.例文帳に追加

セレクタ制御回路１５は圧縮回路１２からオーバフロー信号１０９が発生すると、次のフレームパルス１０１から１フレーム分、セレクタ１６がＦＩＦＯ１４の出力を選択するように制御を行う。 - 特許庁

If the output for a row selection pulse becomes low, an nMOS non-selector switch 42 of a selected row is turned off and a pMOS selector switch 41 is turned on, and the output voltage Gi rises from a non-selection voltage VGOFF to a selection voltage VGON.例文帳に追加

行選択バルスの出力が低くなると、選択行のｎＭＯＳ非選択スイッチ４２がオフし、ｐＭＯＳ選択スイッチ４１がオンし、出力電圧Ｇｉが非選択電圧ＶＧＯＦＦから選択電圧ＶＧＯＮへと上昇する。 - 特許庁

An active buffer is attached to a pulse tube freezer, and the pulse tube expander is characterized by rotary valves used as high pressure selector valve and low pressure selector valve communicating with a hot end part and as high pressure intake valve and low pressure supply valve communicating with the cold end part.例文帳に追加

アクティブバッファを取り付けたパルスチューブ冷凍機であって、温端部に連通する高圧切替弁および低圧切替弁並びに前記冷端部に連通する高圧吸気弁および低圧供給弁にロータリー弁を用いたことを特徴とするパルスチューブエキスパンダである。 - 特許庁

Based on a period detection signal from the period detecting section, a pulse width detection signal from the pulse width detecting section, and a set value indicative of the first voltage of a first extra pulse from an extra pulse register 109, the voltage control section controls the selector 110 such that the first extra pulse follows to the pulse width and determines the output voltage from the PWM output circuit and its period.例文帳に追加

電圧制御部は、周期検出部が出力する周期検出信号と、パルス幅検出部が出力するパルス幅検出信号と、追加パルスレジスタが出力する第１の追加パルスの第１の電圧を示す設定値とから、パルス幅の後ろに第１の追加パルスの追加パルスを第１の電圧で付加するようセレクタを制御して、ＰＷＭ出力回路から出力する電圧と期間を決める。 - 特許庁

At this point, when this pulse signal falls, the output signal of a selector 8 is latched by a latching circuit 502 and fed back to the inputs of the pulse delay circuits DL31-DL3m.例文帳に追加

このパルス信号が立ち下がった時点で、セレクタ８の出力信号がラッチ回路５０２にラッチされるとともに、パルス遅延回路ＤＬ３１〜ＤＬ３ｍの入力へ帰還される。 - 特許庁

When there is a magnet 63 in the embroidery frame, the hole IC 62 outputs H signals, and the pulse signal generating part 70 outputs pulse signals while the selector part 71 converts the stationary signals to periodical signals and outputs the signals.例文帳に追加

刺繍枠にマグネット６３が有る場合、ホールＩＣ６２はＨ信号を出力するので、パルス信号発生部７０はパルス信号を出力し、セレクタ部７１は定常信号を周期性信号に変化させて出力する。 - 特許庁

A second selector takes out pulse position set information from pulse position- setting registers based on a difference of operation results of the left operation circuit and right operation circuit which is obtained by a subtraction circuit 15.例文帳に追加

また、第２のセレクタは、減算回路１５で求めた左側演算回路と右側演算回路の演算結果の差に基づき、パルス位置設定レジスタからパルス位置設定情報を取り出す。 - 特許庁

Modulation of pulse width according to an instruction of the microprocessor 30 is performed, based on a reference clock from an oscillator 10, and a modulated result is inputted in a selector 60 by a pulse width modulation circuit 20.例文帳に追加

パルス幅変調回路２０は、オシレータ１０からの基準クロックを基に、マイクロプロセッサ３０の指示に応じたパルス幅変調を行い、この変調結果をセレクタ６０に入力する。 - 特許庁

By a STC controller and a long/short pulse switching controller 17, the signal selector 5 and the long/short pulse switcher 9 for reception are made to execute the switching according to the distance value input by the input section 16.例文帳に追加

ＳＴＣ制御器及び長/短パルス切替制御器１７は、入力部１６で入力された距離値で信号選択器５及び受信用長／短パルス切替器９に切替を行わせる。 - 特許庁

In the level shifter circuit 3 of an output-driving circuit st1, a pulse 61 from the NAND circuit 6 of the selector circuit 8, a pulse 71 from the NAND circuit 7 of the selector circuit 8, and a pulse Q1 from the latch circuit 21 are inputted from input terminals N1, N2, and N3, respectively.例文帳に追加

出力駆動回路ｓｔ１のレベルシフタ回路３には、選択回路８のＮＡＮＤ回路６からのパルス６１が入力端子Ｎ１から、選択回路８のＮＡＮＤ回路７からのパルス７１が入力端子Ｎ２から、ラッチ回路２１からのパルスＱ１が入力端子Ｎ３から、それぞれ入力される。 - 特許庁

On the other hand, in controlling data transfer between a first area and a second area of a memory 2, the DMAC 10A selects a pulse signal PWM generated in a variable pulse generating part 5 by a selector 17 and controls the data transfer within the memory 2 according to timing of the pulse signal PWM.例文帳に追加

一方、ＤＭＡＣ１０Ａは、メモリ２の第１領域と第２領域との間のデータ転送を制御する場合、セレクタ１７によって可変パルス生成部５で生成されたパルス信号ＰＷＭを選択し、このパルス信号ＰＷＭのタイミングに従ってメモリ２内のデータ転送を制御する。 - 特許庁

A comparator means aiming at original region determination and substitution of an out-of-original region signal level; a selector means capable of selecting a signal through this comparator; and a pulse generating means (pulse generator 155) capable of driving and controlling this CMOS photoelectric converter, and controlling the comparator means; and the selector means are configured on an output stage of the photoelectric conversion apparatus.例文帳に追加

光電変換装置の出力段に原稿領域判定及び原稿領域外信号レベル置換を目的としたコンパレータ手段と、該コンパレータを介した信号を選択可能なセレクタ手段と、該ＣＭＯＳ型光電変換装置の駆動制御と該コンパレータ手段、セレクタ手段を制御可能なパルス生成手段（パルスジェネレータ１５５）を構成する。 - 特許庁

The pulse width modulator comprises a selector 15 for selecting one of a plurality of pulses of different phase generated from a PLL circuit 1, a section 16 for delaying the phase of a selected pulse analogically, and a section 18 for generating a pulse width based on a reference signal and a pulse having specified phase lag from the analog delay section 16.例文帳に追加

ＰＬＬ回路１で生成された位相の異なる複数のパルスのうちの１つのパルスを選択するセレクタ１５と、セレクタ１５により選択されたパルスの位相をアナログ的に遅延させるアナログ遅延部１６と、アナログ遅延部１６により位相が一定量遅れたパルスと基準となる基本信号とによりパルス幅を生成するパルス幅生成部１８とから構成されている。 - 特許庁

A pulse selector and an encoder 6 collectively converts hold data into numerical data by defining m×n-bit data in total obtained from each data holding circuit 5 and arranged in orders in which a change in a signal level caused when a signal pulse PA passes through can be detected as the hold data.例文帳に追加

パルスセレクタ＆エンコーダ６は、各データ保持回路５から得られる合計ｍ×ｎビットのデータを、信号パルスＰＡが通過することによる信号レベルの変化が検出できる順番に並べたものを保持データとし、この保持データを一括して、数値データに変換する。 - 特許庁

A selector 21 changes over the transfer pulse of the pulse in the shift register 22 according to the number of pieces of the control lines constituting the drive bus for one pixel row component, thereby supplying the control pulses of the different patterns in correspondence to the prescribed number of pieces of the control lines for the drive buses of the respective pixel rows.例文帳に追加

セレクタ２１は、一画素行分のドライブバスを構成する制御線の本数に応じてシフトレジスタ２２内のパルスの転送路を切り換え、以って各画素行のドライブバスに対して該所定本数の制御線に対応した異なるパターンの制御パルスを供給する。 - 特許庁

A selector 10f is inputted with a coincidence pulse CP, outputted from a comparator 10d when an output value of the second ROM 10a and the output value of a second counter 10c coincides with each other, and a delay pulse DP outputted from a delay device 10e.例文帳に追加

セレクタ１０ｆには、第２のＲＯＭ１０ａの出力値と第２のカウンタ１０ｃの出力値とが一致した時点で比較器１０ｄから出力される一致パルスＣＰと、遅延器１０ｅから出力される遅延パルスＤＰとが供給される。 - 特許庁

The digital audio signal is delta-sigma modulated by a ΔΣ modulator 10, and then, pulse-width modulated by a first PWM transducer 12 to be supplied to a selector 14.例文帳に追加

デジタルオーディオ信号は、ΔΣ変調器１０でデルタシグマ変調した後、第１ＰＷＭ変換器１２でパルス幅変調してセレクタ１４に供給する。 - 特許庁

A selector L receives the signal and a delayed signal resulting from delaying the output signal of the comparator G by one clock pulse and selectively outputs either of the signals depending on the presence/absence of a signal received from a comparator H.例文帳に追加

選択器Ｌには、その信号及びその信号が１クロックパルス分遅延された信号が入力されて、比較器Ｈから入力される信号の有無によって、それらの信号を選択的に出力する。 - 特許庁

Thereafter, analysis of the digital data TD comprising only the digital data D2 externally outputted discriminates a defect of the pulse selector 6.例文帳に追加

この後、外部に出力させたデジタルデータＤ２のみで構成されるデジタルデータＴＤを解析することにより、パルスセレクタ６の不具合を判定する。 - 特許庁

A stable output permitting circuit 105 for switching the conduction/non-conduction of the stable pulse on the basis of the prescribed input signal is connected to the stable output selector 106.例文帳に追加

安定出力セレクタ１０６には、所定の入力信号に基づいて安定パルスの導通／非導通を切替える安定出力許可回路１０５が接続されている。 - 特許庁

A write control circuit 11 writes data in the buffers according to a strobe clock, and a read control circuit 10 transmits a read address to a selector 12 in response to a RDY synchronizing pulse.例文帳に追加

ライト制御回路１１はストローブクロックによりデータを緩衝バッファに書き込み、リード制御回路１０はＲＤＹ同期化パルスに応答して、リードアドレスをセレクタ１２に送出する。 - 特許庁

A selector 15e outputs an input synchronous signal when the cycle is within the range, and outputs a synchronous pulse from the synchronous signal generator 15c when the cycle is out of the range.例文帳に追加

セレクタ１５ｅは、周期が範囲内である場合には入力同期信号を出力し、範囲外である場合には同期パルス生成器１５ｃからの同期パルスを出力する。 - 特許庁

When there is no magnet 63 in the embroidery frame, a hole IC 62 outputs L signals, and a pulse signal generating part 70 outputs L signals while a selector part 71 outputs stationary signals from a potentiometer 61.例文帳に追加

刺繍枠にマグネット６３が無い場合、ホールＩＣ６２はＬ信号を出力するので、パルス信号発生部７０はＬ信号を出力し、セレクタ部７１はポテンショメータ６１からの定常信号を出力する。 - 特許庁

When a lighting switch SW generates a day-and-night switching signal at a high level, a selector circuit 70 selects a night pulse width control signal from a control circuit 50 and outputs the signal to a scanning electrode driving circuit 30.例文帳に追加

ライティングスイッチＳＷがハイレベルにて昼夜切り換え信号を発生すると、セレクタ回路７０は、制御回路５０からの夜用パルス幅制御信号を選択して走査電極駆動回路３０に出力する。 - 特許庁

First and second pulses outputted from first and second pulse generators 5, 6 have different applying times of voltages, switched by a selector 7 based on the control of the means 4 and supplied to the head 8.例文帳に追加

第１，第２パルス発生回路５，６が出力する第１，第２パルスは、それぞれ異なる電圧の印加時間とされ、履歴パターン検出手段４の制御に基づきセレクタ７が切り替えてサーマルヘッド８に供給する。 - 特許庁