「push-pull transistor」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Further, the source of an N-channel MOS transistor M5 is connected to the gate of a P-channel MOS transistor M7 in the push-pull circuit 15, and the P-channel MOS transistor M7 is driven by an output from the source of the N-channel MOS transistor M5.例文帳に追加

また、NチャネルMOSトランジスタM5のソースは、プッシュプル回路１５のPチャネルMOSトランジスタM7のゲートと接続され、NチャネルMOSトランジスタM5のソース出力によって、PチャネルMOSトランジスタM7が駆動される。 - 特許庁

A push-pull circuit has a 1st transistor which receives the input signal directly at its gate and a 2nd transistor which has its gate connected to the 1st node.例文帳に追加

プッシュプル回路は、入力信号をゲートで直接受ける第１トランジスタと、第１ノードをゲートに接続した第２トランジスタとを有している。 - 特許庁

A push/pull circuit 830 equipped with an NPN transistor Q1 and a PNP transistor Q2 both of which are subjected to push/pull connection is formed to the current amplifying circuit 83 of the drive signal forming circuit 8 of an ink jet recording apparatus.例文帳に追加

インクジェット記録装置の駆動信号生成回路８には、電流増幅回路８３には、プッシュプル接続されたＮＰＮトランジスタＱ１およびＰＮＰトランジスタＱ２を備えるプッシュプル回路８３０が形成されている。 - 特許庁

The recording device is provided with an electrolytic capacitor for stabilizing supply voltage to a head, a transistor for charging the electrolytic capacitor, a transistor for discharging the electrolytic capacitor, and a push-pull circuit.例文帳に追加

ヘッド電源電圧を安定させるための電解コンデンサ、電解コンデンサを充電するためのトランジスタ、放電するためのトランジスタ、プッシュプル回路を設ける。 - 特許庁

Consequently, the transistor Q3 or Q4 will never turn on while the other transistor is turned on and no through current will flow to the push-pull circuits.例文帳に追加

その結果、トランジスタＱ３、Ｑ４は互いに他方のトランジスタがオンしている間はオンすることがなく、プッシュプル回路に貫通電流が流れることがなくなる。 - 特許庁

In a signal output circuit 1, a push pull circuit which is a DC circuit of a first transistor 62 and a second transistor 64 generates switching output.例文帳に追加

信号出力回路１において、第１トランジスタ６２および第２トランジスタ６４の直列回路であるプッシュプル回路は、スイッチング出力を生成する。 - 特許庁

Only a switching transistor Q6 for organizing a push-pull circuit 40 and a phrase inversion transistor Q4 for organizing a switching circuit 30 at a front step are constituted of a compound semiconductor transistor.例文帳に追加

プッシュプル回路４０を構成するスイッチングトランジスタＱ６と、前段のスイッチング回路３０を構成する位相反転用トランジスタＱ４のみを化合物半導体トランジスタで構成する。 - 特許庁

In an output buffer circuit 31, the source of a P-channel MOS transistor M4 is connected to the gate of an N-channel MOS transistor M6 in a push-pull circuit 15, and the N-channel MOS transistor M6 is driven by an output from the source of the P-channel MOS transistor M4.例文帳に追加

出力バッファ回路３１において、PチャネルMOSトランジスタM4のソースは、プッシュプル回路１５のNチャネルMOSトランジスタM6のゲートと接続され、PチャネルMOSトランジスタM4のソース出力によって、NチャネルMOSトランジスタM6が駆動される。 - 特許庁

To reduce a delay difference between a push-side circuit and a pull-side circuit by reducing the power consumption of a control circuit which provides a signal for a control terminal of a driving transistor in an LD driving circuit employing a push-pull system.例文帳に追加

プッシュプル方式を備えるＬＤ駆動回路において、駆動用トランジスタの制御端子に信号を提供する制御回路の消費電力を低減し、且つプッシュ側回路とプル側回路の遅延差を低減する。 - 特許庁

The semiconductor integrated circuit has a high breakdown voltage output circuit having a push-pull circuit consisting of a high-side transistor and a low-side transistor, a level shift circuit and a gate protective circuit.例文帳に追加

半導体集積回路は、ハイサイドトランジスタ及びローサイドトランジスタよりなるプッシュプル回路と、レベルシフト回路と、ゲート保護回路とを有する高耐圧出力回路を備える。 - 特許庁

A transistor Tr3 turns ON corresponding to the positive period of V_IN based on an output of the amplifier 26 and sets the other transistor Tr2 to the cut-off state by grounding the gate of the transistor Tr2 constituting the push-pull circuit.例文帳に追加

トランジスタＴｒ３は、アンプ２６の出力に基づき、Ｖ_ＩＮの正期間に対応してオンし、プッシュプル回路を構成する他方のトランジスタＴｒ２のゲートを接地させ、Ｔｒ２をカットオフ状態とする。 - 特許庁

In particular, the operational amplifier 82-4 is composed of a push-pull type operational amplifier having a PMOS (p-type MOS transistor) buffer and is provided with a hysteresis comparator 90.例文帳に追加

特に、オペアンプ８２−４を、PMOSバッファを有するプッシュプル型のオペアンプで構成すると共に、ヒステリシス・コンパレータ９０を設けている。 - 特許庁

According to an embodiment, an output circuit including a variable resistance circuit, a first transistor, and a push-pull circuit is provided.例文帳に追加

実施形態によれば、可変抵抗回路と、第１のトランジスタと、プッシュプル回路と、を備えたことを特徴とする出力回路が提供される。 - 特許庁

When there is a considerable difference between an output signal and an input signal, any one of a pull-up transistor and a pull-down transistor in the push-pull step is turned on to be operated, as a result, based upon the principal that a flow-out or suction current is imparted to a load of an output terminal.例文帳に追加

本発明は出力信号と入力信号間に大きな差がある時、プッシュプル出力段にあるプルアップトランジスタかプルダウントランジスタの何れか一方はＯＮであり、その結果、流出または吸込み電流が出力端子の負荷に与えられるという原理に基づいて動作される。 - 特許庁

A current amplifier circuit 500 comprising an NPN transistor Q1 and a PNP transistor Q2 in push-pull connection is formed in the drive generating circuit 8 of an ink jet recorder.例文帳に追加

インクジェット記録装置の駆動生成回路８にはプッシュプル接続されたＮＰＮトランジスタＱ１及びＰＮＰトランジスタＱ２を備える電流増幅回路５００が形成されている。 - 特許庁

To provide a push-pull amplifier which, without depending on the overdrive voltage, can increase the peak value of the gate voltage for the output transistor to a level still higher than the conventional one, and is capable of producing an output current with low consumption current that is higher than that available with conventional push-pull amplifiers.例文帳に追加

オーバードライブ電圧に依存することなく、出力トランジスタのゲート電圧のピーク値を従来よりも一層高いレベルにでき、低消費電流で従来のものより高い出力電流が可能なプッシュプル増幅器の提供 - 特許庁

A common base of the first push-pull emitter follower circuit 1 is connected to a control terminal CNT 1 to which a prescribed rectangular wave is given via a transistor TR 5, and a common base of the second push-pull emitter follower circuit 2 is connected to a control terminal CNT 2 to which a prescribed rectangular voltage is given via the transistor TR 5.例文帳に追加

第１プッシュプルエミッタフォロワ回路１の共通ベースはトランジスタＴＲ５を介して所定の矩形波が入力されるコントロール端子ＣＮＴ１に接続され、第２プッシュプルエミッタフォロワ回路２の共通ベースはトランジスタＴＲ５を介して一定電圧が入力されるコントロール端子ＣＮＴ２に接続されている。 - 特許庁

The push-pull amplifier has a differential amplifier 1, a differential amplifier 2, an output amplification section 15 composed of a P type MOS transistor 3 and an N type MOS transistor 4, and an offset control section 17.例文帳に追加

この発明は、差動増幅器１と、差動増幅器２と、Ｐ型のＭＯＳトランジスタ３およびＮ型のＭＯＳトランジスタ４からなる出力増幅部１５と、オフセット制御部１７とを備えている。 - 特許庁

An emitter area ratio of npn transistor 16, 17 in pairs and pnp transistor 18, 19 in pairs is set to the push-pull circuit 27 depending on a temperature characteristic of an offset voltage of the voltage current conversion circuit.例文帳に追加

プッシュプル回路２７では、電流電圧変換回路のオフセット電圧の温度特性に応じて、ＮＰＮ型トランジスタ対１６，１７及びＰＮＰ型トランジスタ対１８、１９のエミッタ面積比が設定される。 - 特許庁

An upper side output transistor constitutes an NPN collector common circuit with a transistor QB6 and inputted current signals are amplified by the transistor QB6, then turned back by a current mirror circuit, multiplied by β by the upper side output transistor and outputted from a push/pull connection point.例文帳に追加

上側出力トランジスタは、トランジスタＱＢ６とＮＰＮコレクタ共通回路を構成し、入力した電流信号は、トランジスタＱＢ６により増幅された後に電流ミラー回路により折り返されて上側出力トランジスタによりβ倍されてプッシュプル接続点から出力される。 - 特許庁

An amplifier 26 controls one transistor Tr1 constituting the push-pull circuit of an output stage circuit 24 to operate in the class AB mode corresponding to the positive period of an differential input V_IN.例文帳に追加

アンプ２６は差動入力Ｖ_ＩＮの正の期間に対応して、出力段回路２４のプッシュプル回路を構成する一方のトランジスタＴｒ１をＡＢ級動作させる。 - 特許庁

To provide a push-pull amplifier having a greater driving capability than that of conventional ones, with low current consumption and capable of avoiding the state where an MOS transistor is turned off.例文帳に追加

低消費電流で、かつＭＯＳトランジスタがオフになる状態を回避できるようにし、従来のものに比べ大きな駆動能力を有するプッシュプル増幅器の提供。 - 特許庁

To prevent a large current from flowing owing to variance of a process, etc., by controlling the operations of a P-channel transistor and an N- channel transistor of the output stage in a power circuit which drives a load on a push-pull basis.例文帳に追加

プッシュプル方式により負荷を駆動する電源回路において、出力段のＰチャネルトランジスタとＮチャネルトランジスタの動作を制御することによって、プロセス等のばらつきにより大電流が流れることを防止する。 - 特許庁

To provide an output circuit having a superior symmetry between the drive circuit of a push-side output transistor and that of a pull-side output transistor and satisfactory symmetry of transmission characteristics, when driving the output transistors.例文帳に追加

プッシュ側出力トランジスタの駆動回路とプル側出力トランジスタの駆動回路との対称性に優れ、これら出力トランジスタの駆動時における伝達特性の対称性が良好な出力回路を提供する。 - 特許庁

The switch circuit whose output impedance is low is realized by adding analog switches SW1 and SW2 for respective bases of a push pull output circuit comprising a N type transistor Q11 and a P type transistor Q12.例文帳に追加

Ｎ型トランジスタＱ１１とＰ型トランジスタＱ１２で構成されるプッシュプル出力回路のそれぞれのベースに、アナログスイッチＳＷ１，ＳＷ２を付加することにより、出力インピーダンスの低いスイッチ回路を実現する。 - 特許庁

The input signal is supplied to one transistor M1 of a push-pull amplifier circuit comprising complementary type transistors M1 and M2, and an output signal of the first level shift circuit 6 is supplied to the other transistor.例文帳に追加

相補型の各トランジスタＭ１，Ｍ２で構成されるプッシュプル増幅回路の一のトランジスタＭ１に上記入力信号を与えると共に他のトランジスタに前記第一のレベルシフト回路６の出力信号を与える。 - 特許庁

To provide a differential amplifier which can operate with a low power supply voltage and obtain output current of push pull operation to input voltage in wide range, even when variation occurs in transistor production.例文帳に追加

トランジスタの製造ばらつき等があっても、低電源電圧で動作し、広範囲の入力電圧に対してプッシュプル動作の出力電流が得られる差動増幅器を提供する。 - 特許庁

To prevent a large current flow from a p-channel transistor to an n-channel transistor at an output stage on the start of a power circit in a semiconductor integrated circuit including a power circuit for supplying a prescribed voltage to a load by a push-pull method.例文帳に追加

プッシュプル方式により負荷に所定の電圧を供給する電源回路を含む半導体集積回路において、電源回路の動作開始時に出力段のＰチャネルトランジスタからＮチャネルトランジスタに大電流が流れるのを防止する。 - 特許庁

A diode D1 is connected between the emitter and the collector of a transistor TR 3 of the second push-pull emitter follower circuit 2 in a way that the anode of the diode D1 is connected to the collector and a diode D2 is connected between the emitter and the collector of a transistor TR4 in a way that the cathode of the diode D2 is connected to the collector.例文帳に追加

この第２プッシュプルエミッタフォロワ回路２のトランジスタＴＲ３のエミッタ−コレクタ間にアノードをコレクタ側とするダイオードＤ１を接続し、トランジスタＴＲ４のエミッタ−コレクタ間にカソードをコレクタ側とするダイオードＤ２を接続する。 - 特許庁

To provide a push-pull amplifier with which high output current is allowed by low current consumption and an influence of offset generated by variation of base current of a transistor of an output amplifier is eliminated.例文帳に追加

低消費電流で高い出力電流が可能であり、かつ出力増幅器のトランジスタのベース電流変化によって発生するオフセットの影響を排除できるプッシュプル増幅器の提供 - 特許庁

A circuit configuration based on the emitter follower connection of a transistor is adopted to the gate bias voltage generating circuit of the FET, emitter resistance is divided, a dividing ratio is controlled, the temperature coefficient is made variable and the transistor can be switched at high speed in push-pull configuration.例文帳に追加

ＦＥＴのゲートバイアス電圧発生回路にトランジスタのエミッタホロワ接続による回路構成を採用してエミッタ抵抗を分割し、分割比を調整して温度係数を可変とし、トランジスタをプッシュプル構成として高速にスイッチングできるよう構成した。 - 特許庁

To solve the following problem: a driver cannot be driven because a capacitor in a bootstrap circuit is discharged when an input signal is clipped to an upper limit and an upper-side transistor is continuously turned on in a pulse width modulation amplifier which uses the bootstrap circuit at a power source of the driver which drives the upper-side transistor of a push-pull circuit.例文帳に追加

プッシュプル回路の上側トランジスタを駆動するドライバの電源にブートストラップ回路を用いるパルス幅変調増幅器において、入力信号が上限にクリップし上側トランジスタが連続してオン状態となると、ブートストラップ回路のコンデンサが放電してドライバを駆動できなくなる。 - 特許庁

To provide a push-pull amplifier in which a peak value of a gate voltage of an output transistor is made much higher than before without depending upon an overdrive voltage, and an output current higher than before is obtained with low current consumption.例文帳に追加

オーバードライブ電圧に依存することなく、出力トランジスタのゲート電圧のピーク値を従来よりも一層高いレベルにでき、且つ、低消費電流で従来のものより高い出力電流が得られるプッシュプル増幅器を実現する。 - 特許庁

The operational amplifier 21 comprises a differential amplifier circuit 22 and a complementary push-pull output circuit 23, and a current supply circuit 30 is connected between a power line 24 and a collector of a transistor Q31 in the output circuit 23.例文帳に追加

オペアンプ２１は差動増幅回路２２と相補形プッシュプル出力回路２３から構成され、出力回路２３において電源線２４とトランジスタＱ３１のコレクタとの間に電流供給回路３０が接続されている。 - 特許庁

In one concrete example, the drain of the P channel MOS transistor Mp of the push-pull circuit is connected to the terminal of the voltage (VGG: +5 V for instance) for the gate bias of the current source MOS transistors M2, M4 and M6 of the source-follower circuit.例文帳に追加

その一つの具体例はプッシュプル回路のＰチャンネルＭＯＳトランジスタＭｐのドレインを、ソースフォロア回路の電流源ＭＯＳトランジスタＭ２、Ｍ４、Ｍ６のゲートバイアス用電圧（Ｖ_GG：例えば＋５Ｖ）端子に接続するものである。 - 特許庁

As the input step, a single ended push-pull amplifier circuit 1 provided with the collector of a first transistor 3 having collector and emitter resistors 7 and 8 and second and third transistors 4 and 5 serially connected between a power source and the ground is used while connecting a base to the collector and emitter of this first transistor 3.例文帳に追加

入力段として、コレクタ及びエミッタ抵抗７、８を有する第１トランジスタ３のコレクタ及びこの第１トランジスタ３のコレクタ及びエミッタにベースが接続され、電源と接地間に直列接続された第２トランジスタ４及び第３トランジスタ５を含むシングルエンドプッシュプル増幅回路１を使用する。 - 特許庁

Current mirror transistors are inserted in series into at least one of paired transistors included in a plurality of push-pull configuration output stages, a common transistor is provided for forming a current mirror circuit with each of these current mirror transistors, and a value of mirror current flowing in the common transistor is set by a mirror current setting circuit.例文帳に追加

複数のプッシュプル構成の出力段に含まれる一対のトランジスタの少なくとも１つに直列にカレントミラー用トランジスタを挿入し、これらのカレントミラー用トランジスタの各々とカレントミラー回路を形成する共通トランジスタを設けて、共通トランジスタを流れるミラー電流値をミラー電流設定回路によって設定する。 - 特許庁

A drive circuit for a display device includes an output circuit 10 comprising an NMOS transistor MN4 and a PMOS transistor MP4 which are of mutually-complementary types and connected in such a manner that an output stage performs a push-pull operation, an output terminal OUT, and a switch element SW provided between an output terminal P1 of the output stage and the output terminal OUT.例文帳に追加

出力段がプッシュプル動作するように接続される互いに相補型であるＮＭＯＳトランジスタＭＮ４、ＰＭＯＳトランジスタＭＰ４で構成される出力回路１０と、出力端子ＯＵＴと、出力段の出力端Ｐ１と出力端子ＯＵＴとの間に設けたスイッチ素子ＳＷと、を備える。 - 特許庁

The first input inverter 401 is provided with a first and second push-pull transistors M31, M32 which receive input from a prestage in parallel, and a first control transistor M33 which controls conductive/non-conductive state between a first node Na and a predetermined fixed potential.例文帳に追加

第１入力インバータ４０１は、前段からの入力を並列に受けるプッシュプル型の第１トランジスタＭ３１および第２トランジスタＭ３２と、第１ノードＮａと所定の固定電位との間の導通または非導通を制御する第１制御用トランジスタＭ３３を備える。 - 特許庁

The switching circuit is provided with enhancement MOS FETs 14, 15a that are connected in series between a power supply 11 and a GND 12 and configures a push-pull circuit and with a differentiation circuit including a bipolar transistor(TR) 16 that is provided to a gate side of the MOSFETs and instantaneously pulls in a current.例文帳に追加

電源１１とＧＮＤ１２間に直列に接続され、プッシュプル回路を構成するエンハンスメント型ＭＯＳＦＥＴ１４，１５ａと、これらのＭＯＳＦＥＴのゲート側に設けられ、瞬間的な電流引き込み動作を行うバイポーラトランジスタ１６を含む微分回路とを備える。 - 特許庁

Idling currents and a current drive to a push-pull circuit 3 are controlled, by changing threshold voltages of the transistor Q17 and Q18 by utilizing substrate bias effects with changes in the voltages applied to the N-well and P-well.例文帳に追加

ＮウェルおよびＰウェルに印加する電圧を変化させることにより、基板バイアス効果を利用して、Ｎｃｈ−ＭＯＳトランジスタＱ１７およびＰｃｈ−ＭＯＳトランジスタＱ１８のスレッシュホールド電圧を変化させることで、プッシュプル回路３に流れるアイドリング電流や電流駆動能力を制御する。 - 特許庁