「read write memory」に関連した英語例文の一覧と使い方(15ページ目) - Weblio英語例文検索

The section 11c operates the section 11a prior to a write operation to a memory cell and operates the section 11b before a read operation.例文帳に追加

制御部１１ｃは、メモリセルへのライト動作に先立って第１のリセット回路部１１ａを動作させ、リード動作に先立って第２のリセット回路部１１ｂを動作させる。 - 特許庁

A recording and reproducing device includes read/write control means for performing a writing process of information concerning contents transmitted from a higher-level CPU section 2 into an optical disk 24 and a nonvolatile memory 23.例文帳に追加

上位ＣＰＵ部２から送信されるコンテンツに関する情報を光ディスク２４に書き込む処理を行うリードライト制御手段と、不揮発性メモリ２３を備えている。 - 特許庁

Besides, the write/read part 205 reads an additional information data part out of second data composed of a real data part and its additional information data part written onto the memory card 206.例文帳に追加

また、書込／読取部２０５は、メモリカード２０６に対して書き込まれた実データ部とその付加情報データ部からなる第２データの内、その付加情報データ部を読み出す。 - 特許庁

An address management information control part 108 updates the concentrated address management information on the read/write memory 113 according to a series of writing instructions from an access device 100.例文帳に追加

アドレス管理情報制御部１０８はアクセス装置１００からの一連の書き込み指示に応じて、読み書きメモリ１１３上の集中型アドレス管理情報を更新する。 - 特許庁

In the access to stored data in a memory card 10 from a host equipment side with the memory card 10 installed therein, the unique password of the memory card 10 is confirmed by an access right authentication part 16, whereby each access right (read, write, delete) is given thereto.例文帳に追加

メモリカード１０が装着されたホスト機器側からメモリカード１０の格納データへアクセスする場合に、アクセス権認証部１６によって、そのメモリカード１０固有のパスワードを確認することで、各アクセス権（読出し・書込み・消去）が与えられる。 - 特許庁

At the time of storing data in a write-only memory 1, the address signal or data signal of data to be stored in the memory 1 is scrambled by the scramble pattern signal, and when the data signal is read out from the memory 1 correspondingly to the scrambled signal, the data signal is descrambled.例文帳に追加

書き込み可能メモリー１中に記憶されるデータのアドレス信号やデータ信号を、データの記憶の際に、スクランブル・パターン信号でスクランブルし、これに対応して、データ信号がメモリー１から読み出されると、データ信号のスクランブルを解除する。 - 特許庁

A video signal for one horizontal scan period written in a write buffer memory 3 is read by a control signal of a memory input/output control circuit 9 in a frequency which is three times as high as that of an input video signal and written to a one-port memory 2.例文帳に追加

書き込みバッファメモリ３へ書き込まれた１水平走査期間分の映像信号は、メモリ入出力制御回路９の制御信号により、入力映像信号の３倍の周波数で読み出されて１ポートメモリ２へ書き込まれる。 - 特許庁

A control signal generating circuit 150 performs control for a memory cell array 200 in a non-normal operation mode being different from a normal operation mode in which write of data to the memory cell array 200 and read of data from the memory cell array 200 are performed.例文帳に追加

コントロール信号発生回路１５０は、メモリセルアレイ２００へのデータの書き込み及びメモリセルアレイ２００からのデータの読み出しを実行する通常動作モードと異なる非通常動作モードにおいてメモリセルアレイ２００に対する制御を行う。 - 特許庁

Consequently, when a first memory bank starts execution of write-in or read-out operation, the second memory bank can start execution of data operation of the other mode after elapse of the prescribed time during the first memory band performs self-data operation continuously.例文帳に追加

その結果、第１メモリバンクが書込みまたは読出し動作の実行を開始すると、第１メモリバンクが続けて自身のデータ動作を実行する間、所定時間経過後に第２メモリバンクは他の形態のデータ動作の実行を始めることができる。 - 特許庁

Operating a communication control program 12 in this invention captures data from a server 5 via a Internet through a communication I/F 4 and operating a memory card read/write control program 9 writes the data to a memory card 6 through a memory card I/F 7.例文帳に追加

本発明は、通信制御プログラム１２の働きによりインターネット経由で通信Ｉ／Ｆ４を通してサーバー５よりデータを取り込み、メモリーカード読み書き制御プログラム９の働きによりメモリーカードＩ／Ｆ７を通してメモリーカード６に書き込む。 - 特許庁

Consequently, read/write can be set for each memory block through a simple arrangement and an operation for writing into the image memory 103 and an operation for reading out from the image memory 103 can be carried out simultaneously between different blocks.例文帳に追加

このことにより、簡単な構成でメモリブロック毎にリード／ライトモードが設定でき、さらに異なるブロック間においては、画像メモリ１０３への格納動作と、画像メモリ１０３からの読み出し動作の、リード、ライト動作を同時に行うことができる。 - 特許庁

In a two dimensional memory which performs read-out and/or write-in of information of a memory unit by the multi-probe, arrangement of memory units has sixfold symmetry, the memory unit has polarity in the prescribed characteristic, or has at least double hierarchical structure sharing symmetry on arrangement of the memory unit.例文帳に追加

マルチプローブによりメモリユニットの情報の読み出しおよび／または書き込みを行う２次元メモリにおいて、メモリユニットの配列に６回対称性を持たせ、メモリユニットに所定の特性において極性を持たせあるいはメモリユニットの配列に対称性を共有する少なくとも２重の階層構造を持たせる。 - 特許庁

In the semiconductor memory device composed of a memory cell array including a plurality of regular memory cells and a plurality of sense amplifier circuits, the memory cell array has regular memory cells MC to be used for write and read operation of desired data and a smoothing capacitor (specifically, dummy cells DMC to be used for smoothing capacitor) for reducing power source noise.例文帳に追加

複数の正規メモリセルを含むメモリセルアレイと複数のセンスアンプ回路からなる半導体記憶装置において、メモリセルアレイには、所望のデータの書込み及び読出し動作に利用する正規メモリセルＭＣと、電源ノイズを低減するための平滑容量（具体的には平滑容量に利用するダミーセルＤＭＣ）を有する。 - 特許庁

The microcomputer is provided with an operation unit 2 to perform an arithmetic processing, a cache memory 3 used as built-in memory to write/read data by the operation unit 2 and connected with an external memory 5 by bus and a cache validity flag 4 to display validity of the cache memory 3 used as the built-in memory by the arithmetic unit 2.例文帳に追加

演算処理を行う演算ユニット２と、この演算ユニット２によりデータの書き込み・読み出しを行うとともに、外部メモリ５にバス接続された内蔵メモリ兼キャッシュメモリ３と、演算ユニット２により内蔵メモリ兼キャッシュメモリ３の有効性を表示するキャッシュ有効フラグ４とを有する。 - 特許庁

A memory cell 11 includes an irreversible storage element 12, of which the write-in voltage is applied to the one end to write data by an insulating film destruction, and write-in gate N type and read-out gate N type transistors 13, 14, of which one end of each is connected to another end of the irreversible storage element.例文帳に追加

メモリセル１１は、一端に書き込み電圧を印加され絶縁膜破壊でデータを書き込む不可逆性記憶素子１２と、一端が前記不可逆性記憶素子の他端に接続される書き込みゲートＮ型及び読み出しゲートＮ型トランジスタ１３、１４とを備える。 - 特許庁

In the method for performing the read and write operations in the semiconductor memory device having the input/output architecture comprising the separate data input bus and data output bus, when a read command is inputted in one cycle, a read operation is performed in synchronization with a clock and a write operation is performed in synchronization with a signal that operates during the read operation.例文帳に追加

データ入力バスとデータ出力バスが分離された入出力構造となった半導体メモリ装置で読み出しと書き込みを動作する方法において、１サイクルで読み出し命令が入力されると、クロックに同期されて読み出し動作が行われる段階と、前記読み出しの間に動作する信号に同期されて書き込み動作が行われる段階と、からなる - 特許庁

A write-in start signal S101 for starting a test of a memory and a data holding period signal S102 indicating a data holding period to a memory are inputted to this circuit, and a control section 105 controls timing when data are read out from a test data storing section 106 and timing when data are written and read in/from a memory.例文帳に追加

メモリ１０７の検査を開始するための書き込み開始信号Ｓ１０１と、メモリ１０７にどの位データを保持するかを示すデータ保持期間信号Ｓ１０２とを入力し、制御部１０５で検査データ格納部１０６からデータを読み出すタイミングと、メモリ１０７にデータを書き込み読み出すタイミングとを制御する。 - 特許庁

A portable electronic device includes: a flash memory 12 for performing read-out and write in page units defined to be a predetermined capacity; and a controller 13 for generating a file in a FAT file format stored in the flash memory 12.例文帳に追加

所定の容量で規定されているページ単位で読み出し及び書き込みを行うフラッシュメモリ１２と、フラッシュメモリ１２へ格納されるＦＡＴファイル形式にしたがったファイルを作成する制御部１３を備える。 - 特許庁

A read word line RWL and a write word line WWL are arranged, corresponding to the row of an MTJ memory cells and a bit line BL and reference voltage wiring SL are arranged corresponding to the column of the MTJ memory cells.例文帳に追加

ＭＴＪメモリセルの行に対応してリードワード線ＲＷＬおよびライトワード線ＷＷＬが配置され、ＭＴＪメモリセルの列に対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。 - 特許庁

A counter 3 counts the number of input pulses of a clock (a) which is synchronized with the time slot of the input frame, and then outputs the count to the memory 1 as a write address and outputs the count to a memory 2 as a read address.例文帳に追加

カウンタ３は、入力フレームのタイムスロットに同期したクロックａの入力パルス数を計数し、その計数値をメモリ１に書込みアドレスとして出力すると共に、メモリ２に読み出しアドレスとして出力する。 - 特許庁

The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first data transfer control section and the second data transfer control section.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

Information on input images stored in an image memory 31 are expanded in a line memory 32 by row in a coordinate arrangement of rotated images of the input images under control by a read/write control part 35.例文帳に追加

読出し／書込み制御部３５による制御の下に、画像メモリ３１に蓄積された入力画像の情報を当該入力画像の回転処理後の画像の座標配列にて行単位でラインメモリ３２に展開する。 - 特許庁

Count values (termination count value) up to the boundary of a memory slot are set in a counter 42, the counter is updated in synchronization with write pulse/read pulse, and an interrupt signal is transmitted to a memory managing part 10 in case overflow or underflow takes place.例文帳に追加

そして、カウンタ４２にメモリスロットの境界までのカウント値（終端カウント値）を設定し、ライトパルス／リードパルスに同期してカウンタを更新し、オーバーフローまたはアンダーフローしたら割込信号をメモリ管理部１０に送出する。 - 特許庁

To provide a non-volatile semiconductor memory such as a ferroelectric RAM or the like in which a potential of a floating line connected to a memory cell can be prevented from varying by an adjacent signal line during read/write operation.例文帳に追加

メモリセルに連結されたフローティングラインの電位がリード／ライト動作の間に隣接した信号ラインによって変化されることを防止できる強誘電体ＲＡＭなどの不揮発性メモリ装置を提供する。 - 特許庁

No mediation is performed in the case of read of a switching memory 34 from both of redundant A system bus 11 and B system bus 12 and mediation is performed in the case of write to the switching memory 34 since it is a system switching processing.例文帳に追加

冗長化したＡ系バス１１とＢ系バス１２の両系からの、切換メモリ３４の読出し時は調停を行わず、切換メモリ３４への書込み時には、系統切換処理であるので調停を行う。 - 特許庁

A read word line RWL and a write word line WWL are arranged corresponding to a row of an MTJ memory cell, and a bit line BL and a reference voltage wiring SL are arranged corresponding to a column of the MTJ memory cell.例文帳に追加

ＭＴＪメモリセルの行に対応してリードワード線ＲＷＬおよびライトワード線ＷＷＬが配置され、ＭＴＪメモリセルの列に対応してビット線ＢＬおよび基準電圧配線ＳＬが配置される。 - 特許庁

The transfer arbiter performs time-shared control of transfers to the buffer memory in the write direction and from the buffer memory in the read direction corresponding to the transfer requests from the first and second data transfer control sections.例文帳に追加

転送調停部は、第１データ転送制御部からの転送要求と第２データ転送制御部からの転送要求に対し、バッファメモリに対する書き込みと読み出しの転送を時分割で制御する。 - 特許庁

At the time of rewriting data, a security release key in the memory region 12 also is erased by block erasure, the security release key is written again in the memory region 12 after write-in of update data to release restriction for read-out.例文帳に追加

データ書き換え時にブロック消去によりメモリ領域１２のセキュリティ解除鍵も消去され、読み出し制限を解除するためには更新データを書き込み後、セキュリティ解除鍵を再びメモリ領域１２に書き込む。 - 特許庁

When executing a command from a host device, the controller reads address information to be used for executing the command from the NAND memory 30 to the address information cache 461 and performs read/write on the NAND memory 30.例文帳に追加

コントローラは、ホスト装置からコマンドの実行時に、コマンドの実行に使用するアドレス管理情報をＮＡＮＤメモリ３０からアドレス情報キャッシュ４６１に読み出して、ＮＡＮＤメモリ３０に対してリード／ライトを実行する。 - 特許庁

A nonvolatile memory access part 109 stores a logical address range number that is an instruction object and time information associated thereto into the read/write memory 113 at an early stage of the series of writing instructions from a host.例文帳に追加

不揮発性メモリアクセス部１０９はホストからの一連の書き込み指示の初期に、その指示対象となる論理アドレス範囲ナンバーとそれに対応づけられた時刻情報を読み書きメモリ１１３に記憶させる。 - 特許庁

The read-out time of the data to the first memory cell MCO is so set as to be made shorter than the read-out time of the reference potential to the first reference cell RMCO or the write time of the data to the first memory cell is so set as to be made shorter than the write time of the reference potential to the first reference cell RMCO.例文帳に追加

第１のメモリセルＭＣ０に対するデータの読み出し時間は、第１のリファレンスセルＲＭＣ０に対する参照電位の読み出し時間よりも短いか、又は第１のメモリセルに対するデータの書き込み時間は、第１のリファレンスセルＲＭＣ０に対する参照電位の書き込み時間よりも短くなるように設定されている。 - 特許庁

This device is provided with plural address counters and plural timing generating circuits, provided corresponding to each of plural memory banks, a data bus for read-out and a data bus for write-in provided commonly for plural memory banks, a data output buffer connected to the data bus for read-out, and a data input buffer connected to the data bus for write-in.例文帳に追加

複数のメモリバンクのそれぞれに対応して設けられた複数のアドレスカウンタおよび複数のタイミング発生回路と、複数のメモリバンクに共通に設けられた読出し用データバスおよび書込み用データバスと、読出し用データバスに接続されたデータ出力バッファと、書込み用データバスに接続されたデータ入力バッファとを設ける。 - 特許庁

The CPU 10 measures a read time required to read the data from the hard disk drive 11 and to write the data to the main memory 14 and informs the user about the occurrence of the abnormity in the hard disk drive 11 when the measured read time exceeds a prescribed time.例文帳に追加

ＣＰＵ１０は、ハードディスクドライブ装置１１からデータを読み出してメインメモリ１４に書き込むために要したリード時間を計測し、計測したリード時間が所定時間を超えているとき、ハードディスクドライブ装置１１に異常が発生している旨を報知する。 - 特許庁

Test data 53 from a test data generating circuit 4 are written to an address 52 of a memory 3 that an address control circuit 2 sets, the data 53 are read out by a data write/read control circuit 6, and a comparing decision circuit 8 decides the written data and read data.例文帳に追加

アドレス制御回路２が設定したメモリ３のアドレス５２にテストデータ発生回路４からのテストデータ５３が書込まれ、そのデータ５３をデータ書込み／読出し制御回路６が読出し、書込みデータと読出しデータとを比較判定回路８が判定する。 - 特許庁

When a write command is input from the outside, an ECC correction circuit 14 reads data and an ECC hamming code from a memory area including an area to which the data is written by the write command, and corrects the read data.例文帳に追加

外部から書き込みコマンドが入力されたときに、ＥＣＣ訂正回路１４は、書き込みコマンドによってデータが書き込まれる領域を含んだメモリ領域からデータおよびＥＣＣハミング符号を読み出して、読み出したデータを訂正する。 - 特許庁

To shorten a time required for reaching write-in voltage from Verifying voltage for a word line without increasing capacity of a capacitor added to a boosting circuit when write-in for a memory cell and verify-read-out are performed repeatedly.例文帳に追加

メモリセルへの書き込みとベリファイ読み出しとを繰り返して書き込みを行なう際に、昇圧回路に付加するキャパシタの容量を大きくすることなく、ワード線をベリファイ電圧から書き込み電圧に達する時間を短縮する。 - 特許庁

The first-in first-out memory device is equipped with a frequency detecting and comparing circuit 6 which compares the write speed with the read speed of a data maintenance buffer 2 before data is written and an address difference detection means which detects the address difference between the writing address where the write of the data maintenance buffer 2 is done and the read address where the read of the data is done.例文帳に追加

先入れ先出しメモリ装置には、データ保持バッファ２の書き込み速度と読み出し速度とをデータの書き込みが行われる前に比較する周波数検出比較回路６、及びデータ保持バッファ２の書き込みが行われる書き込みアドレスと読み出しが行われる読み出しアドレスとのアドレス差を検出するアドレス差検出手段が設けられている。 - 特許庁

For example, when a write request packet of an address identical to that of a read request packet accumulated by the input buffer is present, data written to the common memory by the write request packet are transmitted to a processor as the result of execution of the read request packet, and the read request packet in the input buffer is canceled.例文帳に追加

例えば、入力バッファに蓄積されたリード要求リクエストパケットと同一アドレスのライト要求リクエストパケットが存在する場合には、ライト要求リクエストパケットによって共有メモリに書き込まれるデータをリード要求リクエストパケットの実行結果としてプロセッサに送るとともに、入力バッファ中のリード要求リクエストパケットをキャンセルする - 特許庁

When the address and data are written into the FIFO 14, a blend processing circuit 15 conducts a read modify write cycle of reading the data of the same address out of a memory 17 and mixing the read out data and the data written into the FIFO 14, then rewriting the same into the memory 17.例文帳に追加

そして、ブレンド処理回路１５は、ＦＩＦＯ１４に前記アドレス及びデータが書き込まれると同一アドレスのデータをメモリ１７より読み出し、その読み出したデータとＦＩＦＯ１４に書き込まれたデータとを所定の比率で混合してからメモリ１７に書き戻すリード・モディファイ・ライトサイクルを行う。 - 特許庁

A transmission reception antenna 16a of an interrogator 16 emits radio waves with a frequency which resonates with the tag 12 to activate the tag 12, the data are read from the memory in response to a read command sent through radio wave data communication and data are written in the memory according to a write command.例文帳に追加

質問器１６の送受信アンテナ１６ａからタグが共振する周波数の電波を発振することによりタグを活性化し、電波のデータ通信による読出しコマンドに応じてメモリからデータの読出しを行うとともに書込みコマンドに応じてメモリにデータを書込む。 - 特許庁

A subtractor 4 finds a subtraction value by subtracting a value of a read pointer 3 that calculates the number of data read from a memory device 1, from a value of a write pointer 2 that calculates the number of data written in the memory device 1, and imparts the subtraction value to a discreminator 6 as a remaining amount of detection data.例文帳に追加

減算器４は、メモリ装置１に書き込まれるデータの数を計算するライトポインタ２の値からメモリ装置１から読み出されるデータの数を計算するリードポインタ３の値を減じて減算値を求めてこの減算値を検出データ残量として判定器６に与える。 - 特許庁

By providing an access queue holding circuit 18 for holding an access queue for starting a memory read cycle to the memory and a buffer number holding circuit 19 for holding a buffer number at that time, the access queue of the memory read cycle is prevented from being lost and reference is enabled without competition in the empty buffer number of a data buffer common for write and read processing.例文帳に追加

メモリに対してメモリ・リード・サイクルを起動するためのアクセスキューを保持するアクセスキュー保持回路１８と、そのときのバッファ番号を保持するバッファ番号保持回路１９を設けることで、メモリ・リード・サイクルのアクセスキューの消失を防ぎ、書き込みおよび読み出し処理に共通化したデータバッファ１３の空きバッファ番号を競合することなく参照できるようにする。 - 特許庁

The program memory 4 stores various processing programs or various control programs and by operating the control part 3 on the basis of such a program, respective kinds of processing and control such as data write, read and updating are performed to the nonvolatile memory 1 or volatile memory 2.例文帳に追加

プログラムメモリ４には各種処理プログラム、各種制御プログラムなどが記憶されていて、制御部３はそのプログラムに基づき動作することにより、不揮発性メモリ１や揮発性メモリ２に対しデータの書込み、読出し、更新などの各処理および制御を行なう。 - 特許庁

A processor has a CPU 1 for executing the command, a memory 2 for storing information, a BIU 3 for starting a read bus cycle, a write bus cycle, and a dummy bus cycle of none of these for the memory with the memory, and an RMWU 10 between the CPU 1 and the BIU 3.例文帳に追加

プロセッサは、命令を実行するＣＰＵ１と、情報を記憶するメモリ２と、メモリとの間でメモリに対してリードバスサイクル、ライトバスサイクル、その何れでもないダミーバスサイクルを起動するＢＩＵ３と、ＣＰＵ１とＢＩＵ３との間のＲＭＷＵ１０とを備える。 - 特許庁

The memory module includes: a module substrate 180; memory chips MC_101-MC_172 mounted on the module substrate 180; and data input/output lines DQL1-DQL72 which are individually connected to the memory chips MC_101-MC_172, and to which read data or write data are transmitted.例文帳に追加

モジュール基板１８０と、モジュール基板１８０に搭載されたメモリチップＭＣ_１０１〜ＭＣ_１７２と、メモリチップＭＣ_１０１〜ＭＣ_１７２にそれぞれ個別に接続され、リードデータ又はライトデータが伝送されるデータ入出力配線ＤＱＬ１〜ＤＱＬ７２とを備える。 - 特許庁