「refresh memory」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

Meanwhile, in right and left memory subarrays 11 other than a memory subarray to which the selected word line belongs, the corresponding selector 31 selects the refresh word line selecting circuit 41 side, and the one word line to be refreshed is selected in each memory subarray 11 unit.例文帳に追加

一方、前記選択されるワード線が属するメモリサブアレイ以外の左右のメモリサブアレイ１１では、対応するセレクタ３１はリフレッシュワード線選択回路４１側を選択し、リフレッシュされる１本のワード線がこの各メモリサブアレイ１１単位で選択される。 - 特許庁

To provide a semiconductor memory device and a memory system which perform standing-by in low power consumption when there is no need for read/write access and perform access without a delay when read/write access is required, and to provide a refresh control method for a semiconductor memory device.例文帳に追加

リードライトアクセスが必要ないときに低消費電力で待機すると共に、リードライトアクセスが必要になったときに遅滞なくアクセスできる半導体記憶装置、メモリシステム及び半導体記憶装置におけるリフレッシュ制御方法を提供する。 - 特許庁

This device is provided with a memory cell 26, a refresh-control circuit 25 switching refresh-period tREF, and a temperature detecting section 12A biased by bias voltage VB+ from a voltage bias section 11 provided with a reference section 13 and a regulator section 14.例文帳に追加

メモリセル２６と、そのリフレッシュ周期ｔＲＥＦを切り替えるリフレッシュ制御回路２５とを備え、リファレンス部１３とレギュレータ部１４とを備える電圧バイアス部１１からのバイアス電圧ＶＢ＋によりバイアスされる温度検出部１２Ａとを備える。 - 特許庁

To provide a semiconductor memory device in which high integration and a very high speed are obtained and further, power consumption when holding information is remarkably reduced by suppressing an increase in the area of memory cell, obtaining a very high speed read time and further, securing a long refresh time in the case of self-refresh.例文帳に追加

メモリセルの面積の増加を抑え、また超高速の読み出し時間を得て、さらにセルフリフレッシュ時にはリフレッシュ間隔を長くとれるようにすることによって、高集積かつ超高速、さらに情報保持時の消費電力を大幅に削減することができる半導体記憶装置を提供する。 - 特許庁

This memory is provided with an access control circuit 26 performing internal access operation based on external access operation, a refresh control circuit 22 performing refresh operation, a refresh division control circuit 23 dividing refresh operation into read operation RFRD, first rewrite operation RFRS1, and second rewrite operation RFRS2, and an address discriminating circuit 24 discriminating whether word lines WL to be refleshed coincides is to be accessed during refresh operation.例文帳に追加

このメモリは、外部アクセス動作に基づいて、内部アクセス動作を行うアクセス制御回路２６と、リフレッシュ動作を行うリフレッシュ制御回路２２と、リフレッシュ動作を、読出し動作ＲＦＲＤと第１再書込み動作ＲＦＲＳ１および第２再書込み動作ＲＦＲＳ２とに分割するリフレッシュ分割制御回路２３と、リフレッシュ動作の対象となるワード線ＷＬと、リフレッシュ動作中に行われる外部アクセス動作の対象となるワード線ＷＬとが一致するか否かを判定するアドレス判定回路２４とを備えている。 - 特許庁

The control circuit controls a corresponding write buffer so as to selectively hold data supplied to the external input circuit in the corresponding write buffer during a period of time for the refresh operation and the read operation of a corresponding memory bank, and control the corresponding write buffer to supply data to the corresponding memory bank after the completion of the refresh operation and the read operation of the corresponding memory bank.例文帳に追加

制御回路は、対応するメモリバンクのリフレッシュ動作と読み出し動作の期間に、外部入力回路に供給されたデータを対応するライトバッファに選択的に保持させる様に、対応するライトバッファを制御し、対応するメモリバンクのリフレッシュ動作と読み出し動作の完了後に、対応するメモリバンクにデータが対応するライトバッファに供給するよう制御する。 - 特許庁

A multiplexer 8 selects a decoding signal XnDm of an external address side or a decoding signal XnRm of a refresh address side so that refresh operation and Read/Write operation are performed continuously in one memory cycle based on an external address transmitting signal EXTR and a refresh address transmitting signal RFTR, and outputs it as a decoding signal XnMm.例文帳に追加

マルチプレクサ８は、外部アドレス伝達信号ＥＸＴＲ及びリフレッシュアドレス伝達信号ＲＦＴＲに基づき、１メモリサイクル中にリフレッシュ動作とRead/Write動作が連続して行われるように、外部アドレス側のデコード信号ＸｎＤｍまたはリフレッシュアドレス側のデコード信号ＸｎＲｍを選択してデコード信号ＸｎＭｍとして出力する。 - 特許庁

To provide a control method for refresh-operation of a DRAM controlling refresh-operation so as not to perform the refresh-operation of the DRAM at the time of accessing the DRAM by an MPU in a microcomputer system constituted of the MPU having buses of two or more, the DRAM connected with an MPU by the memory bus and external devices connected with the MPU by an external bus.例文帳に追加

二つ以上のバスを持つＭＰＵと、ＭＰＵとメモリバスで接続されたＤＲＡＭと、ＭＰＵと外部バスで接続された外部デバイスで構成するマイクロコンピュータ・システムにおいて、ＭＰＵがＤＲＡＭにアクセスする時は、ＤＲＡＭのリフレッシュ動作を実行しないようにリフレッシュ動作を制御することを目的とするＤＲＡＭのリフレッシュ動作の制御方法。 - 特許庁

The memory device which performs the refresh operation is provided with: a temperature sensing means which outputs a voltage that is temperature-sensed in accordance with the temperature variation; an analog to digital converting means which outputs an N bit digital value corresponding to the temperature-sensed voltage; and a refresh control means which controls the refresh operation cycle correspondingly to the N bit digital value.例文帳に追加

リフレッシュ動作を行うメモリ装置において、温度変化に対応して温度感知された電圧を出力する温度感知手段と、前記温度感知された電圧に対応するＮビットのデジタル値を出力するアナログ-デジタル変換手段と、前記Ｎビットのデジタル値に対応してリフレッシュ動作周期を制御するリフレッシュ制御手段とを備える。 - 特許庁

To provide a technology for obtaining a desired threshold voltage of a MISFET for memory cell selection, and at the same time for suppressing the deterioration of refresh characteristics by specifying the shape of the active region of a memory cell.例文帳に追加

メモリセルの活性領域の形状を規定することにより、メモリセル選択用ＭＩＳＦＥＴの所望するしきい値電圧を得ると同時に、リフレッシュ特性の劣化を抑制することのできる技術を提供する。 - 特許庁

In this semiconductor memory, a refresh logic circuit (8) is started in the case of detecting a prescribed minimum deviation at the time of comparing the feature amount of at least one reference memory cell (10) with a reference value (VREF).例文帳に追加

半導体メモリ装置では、少なくとも１つの基準メモリセル（１０）の特徴量と基準値（ＶＲＥＦ）との比較の際、所定の最小偏差が検出された場合に、リフレッシュ論理回路（８）が開始される。 - 特許庁

When a CPU 1 supplies a control signal CKE 1 to a main memory 3 so as to set the main memory 3 to a self-refresh mode, a power saving controller in an I/O device 10 also supplies a control signal CKE 2.例文帳に追加

ＣＰＵ１は、メインメモリ３をセルフリフレッシュモードに設定するべく、制御信号ＣＫＥ１をメインメモリ３に供給すると、Ｉ／Ｏデバイス１０の省電力制御部も、制御信号ＣＫＥ２を供給する。 - 特許庁

The incorporated equipment includes a refresh execution part (CPU 1, SDRAM 4) which refreshes programs stored so as to be divided into readable/writable fixedly sized blocks of a non-volatile memory, in the non-volatile memory.例文帳に追加

提案する組み込み機器は、前記不揮発性メモリのリード／ライト可能な固定サイズのブロックに分割して格納された前記プログラムを、前記不揮発性メモリ内でリフレッシュするリフレッシュ実行部（ＣＰＵ１、ＳＤＲＡＭ４）、を有する。 - 特許庁

Accordingly, even if the memory controller 108 of the nonvolatile storage device 103 does not have a refresh function, the data holding period can be lengthened (extended) as compared to the data holding period of a nonvolatile memory 109 single body.例文帳に追加

したがって、不揮発性記憶装置１０３が有するメモリコントローラ１０８がリフレッシュ機能を有していなくても、データ保持期間を不揮発性メモリ１０９単体のデータ保持期間よりも長く（延長）することができる。 - 特許庁

When a memory controller applies a refresh-instruction for refreshing an opened bank (10th stage), a semiconductor memory pre-charges the opened bank (15th stage), further the semiconductor memory refreshes the bank pre-charged in the (15th stage) (19th stage).例文帳に追加

メモリコントローラがオープンされたバンクをリフレッシュするためのリフレッシュ命令を印加すると（第１０段階）、半導体メモリ装置は、オープンされたバンクをプリチャージし（第１５段階）、さらに、半導体メモリ装置は、（第１５段階）でプリチャージされたバンクをリフレッシュする（第２９段階）。 - 特許庁

When a refresh-test for a redundant memory cell is performed, a redundant CBR refresh-counter 15 is activated for each input of a control signal RACBR, counts the number of input of redundant CBR commands, and outputs them to a X address buffer 2A as redundant counter signals RCNT0- RCNT5.例文帳に追加

冗長CBRリフレッシュカウンタ15は、冗長メモリセルに対するリフレッシュテストを行う場合、制御信号RACBRが入力される毎に活性化され、冗長CBRコマンドの入力される数を計数し、計数値を冗長カウンタ信号RCNT0〜RCNT5として、Xアドレスバッファ2Aへ出力する。 - 特許庁

To provide a semiconductor memory device capable of simultaneously carrying out CBR refreshing of a normal area and CBR refreshing of a redundancy area once for eachpredetermined frequency of CBR refresh operation of the normal area at the refresh test of the redundancy area.例文帳に追加

冗長領域のリフレッシュテスト時において、通常領域のＣＢＲリフレッシュ動作の所定回数ごとに１回、通常領域のＣＢＲリフレッシュと冗長領域のＣＢＲリフレッシュとを同時に行なうことができる、半導体記憶装置を提供する。 - 特許庁

Hence, a method in which a refresh period corresponding to temperature is set by a mode register and a method in which a refresh period is adjusted in a self-control manner based on temperature of the semiconductor memory device can be shared without any trouble and productivity is improved.例文帳に追加

したがって、モードレジスタによって温度に対応したリフレッシュ周期を設定する方法と、半導体記憶装置の温度に基づいてリフレッシュ周期を自己制御的に調整する方法とを問題なく共用することができ、生産性が向上する。 - 特許庁

A memory circuit requiring refresh, has a first circuit 11 for receiving a command in synchronizing with a clock and generating a first internal command, and a second circuit 20 for generating a second internal command (refresh command REF) inside with the prescribed cycle.例文帳に追加

リフレッシュが必要なメモリ回路において、クロックに同期してコマンドを受信し内部に第１の内部コマンドを生成する第１の回路(11)と、所定のサイクルで内部に第２の内部コマンド（リフレッシュコマンドREF）を生成する第２の回路(20)とを有することを特徴とする。 - 特許庁

The expedited recovery process includes determining whether to proceed with the expedited recovery process, initializing memory controller registers and instructing a memory controller to exit self-refresh, confirming system context recovered from the memory using keys stored in the always on domain, and jumping to recovery instructions in the memory to restore operating system information.例文帳に追加

迅速回復プロセスは、迅速回復プロセスで進むべきかを決定し、メモリコントローラのレジスタを初期化し、自己リフレッシュから出るようにメモリコントローラに指令し、常時オンドメインに記憶されたキーを使用してメモリから回復されたシステムコンテクストを確認し、メモリ内の回復インストラクションへジャンプし、オペレーティングシステム情報を復帰させる。 - 特許庁

The semiconductor memory device is equipped with: a memory block including a plurality of word lines, a plurality of bit lines and a plurality of memory cells; an oscillation circuit with a delay speed adjustment circuit to be controlled based on a test signal added thereto; and an access control circuit for sequentially accessing the plurality of memory cells based on an output of the oscillation circuit in refresh mode.例文帳に追加

半導体記憶装置は、複数のワード線と、複数のビット線と、複数のメモリセルとを含むメモリブロックと、テスト信号に基づいて制御される遅延速度調整回路が付加された発振回路と、リフレッシュモード時、発振回路の出力に基づいて複数のメモリセルを順次アクセスするアクセス制御回路と、を備える。 - 特許庁

To provide a semiconductor storage device that is operated based on SRAM specifications, does not delay normal access by the influence of refresh, and can reduce a memory cycle as compared with before.例文帳に追加

ＳＲＡＭ仕様で動作し、リフレッシュの影響で通常のアクセスが遅延せず、メモリサイクルを従来よりも短縮可能な半導体記憶装置を提供する。 - 特許庁

Refreshing is performed periodically for a high speed nonvolatile memory cell having spontaneous data preserving capability at the time of non-use of a device by a refresh-control means.例文帳に追加

リフレッシュ制御手段によって、自発的データ保存能力のある高速不揮発性メモリセルに対して、機器不使用時（又はメモリ待機時）に定期的にリフレッシュを施す。 - 特許庁

A system of the present invention is provided with a synchronous-type flash memory device 100, a synchronous-type DRAM device 200 having a refresh mode, and a microprocessor 300 for controlling operations of both of these devices.例文帳に追加

本発明のシステムには、同期型フラッシュメモリ装置100、リフレッシュモードを有する同期型ＤＲＡＭ装置200、両装置の動作を制御するためのマイクロプロセッサ300が提供される。 - 特許庁

To enable processing a refresh-cycle and an external read/write access cycle in parallel in a dynamic type memory device to/from which data is inputted/outputted to the outside through a data buffer register.例文帳に追加

データ・バッファ・レジスタを介して外部とデータを入出力するダイナミック型メモリ装置において、リフレッシュ・サイクルと外部リード/ライト・アクセス・サイクルとを並行処理可能にする。 - 特許庁

To provide a semiconductor memory device reduced in power consumption and improved in reliability by appropriately calibrating a refresh period in accordance with a change of temperature and process.例文帳に追加

温度と工程の変化に応じてリフレッシュ周期を適切に調節して消費電力を減少させ、信頼性を改善した半導体メモリ装置を提供する。 - 特許庁

A main CPU 18 controls operating frequency, the refresh rate of memory 50, or the number of circuit blocks to be operated, and thereby adjusts the amount by which the battery 26 is discharged.例文帳に追加

メインＣＰＵ１８は、動作周波数、メモリ５０のリフレッシュレート、又は動作させる回路ブロック数を制御することにより、電池２６の放電量を調節する。 - 特許庁

When the kind of the accumulator generates the memory effect, a refresh program which fully charges the accumulator after fully discharging the capacity remaining in the accumulator is created.例文帳に追加

蓄電池がメモリ効果を発生する種類時には、当該蓄電池に残存する容量の全放電を実施した後に満充電とするリフレッシュ計画を作成する。 - 特許庁

To provide a memory device having an integration degree of the same extent as a DRAM and requiring no refresh operation as a SRAM by using a negative resistance device such as a tunnel diode or the like.例文帳に追加

トンネルダイオード等の負性抵抗デバイスを用いて、ＤＲＡＭと同程度の集積度を有し、かつ、ＳＲＡＭのようにリフレッシュ動作の不要なメモリ装置を提供する。 - 特許庁

To operate external access in an access time of one time of memory core operation apparently even when refresh-operation conflicts external access request at the time.例文帳に追加

リフレッシュ動作とその際の外部アクセス要求が競合した際にも、外見上メモリコア動作１回分のアクセス時間で外部アクセスを動作させることを課題とする。 - 特許庁

When the number of errors exceeds an error threshold value and the number of resets exceeds a reset threshold value, a refresh operation is executed for the block of the semiconductor nonvolatile memory device 120.例文帳に追加

エラー数がエラー閾値を上回り、かつ、リセット回数がリセット閾値を上回ると、半導体不揮発性メモリ装置１２０の該当ブロックに対してリフレッシュ操作が実行される。 - 特許庁

To achieve information holding without refresh, stable reading operation and low standby power requirement in a semiconductor device using a memory cell consisting of four transistors.例文帳に追加

４つのトランジスタで構成したメモリセルを用いた半導体装置において、リフレッシュを伴わない情報保持と安定した読出し動作、低待機電力を実現すること。 - 特許庁

To obtain a semiconductor memory device which screens a defective wordline and does not increase refresh current and standby current even if a bridge is present in the defective wordline.例文帳に追加

不良ワードラインをスクリーンし、不良ワードラインにブリッジが存在しても、リフレッシュ電流やスタンバイ電流を増加させない半導体メモリ装置及びそのワードライン駆動方法を得る。 - 特許庁

To reduce power consumption at the time of a self-refresh operation in a semiconductor memory device having hierarchical input/output line constitution.例文帳に追加

階層型入出力線構成を有する半導体記憶装置において、セルフリフレッシュ動作時の低消費電力化を可能とする半導体記憶装置を提供する。 - 特許庁

The range is set either as a usual battery range set or as a refresh set range wherein the battery which has been reduced of its substantial capacity due to a memory effect is charged and discharged.例文帳に追加

充放電範囲は、通常の通常設定範囲と、メモリ効果で実質容量が低下した電池を充放電させるリフレッシュ設定範囲とに設定される。 - 特許庁

And when refresh-operation, normal read-out operation of data, or write-in operation of data are not overlapped, data held in the write-data buffer 4 is rewritten in a corresponding memory cell.例文帳に追加

そして、リフレッシュ動作と、通常のデータの読み出しまたは書き込み動作とが重ならないときに、対応するメモリセルにライトデータバッファ４の保持データを書き戻す。 - 特許庁

A time-based refresh prevents polymer memory devices in cache storage devices 20, 22, ..., 24 and 26 from becoming "imprinted" or stuck in a current state.例文帳に追加

時間に基づいたリフレッシュは、キャッシュ・ストレージ装置２０，２２，・・・，２４，２６中の高分子メモリ装置が現在の状態に「刻印される(imprinted)」または膠着されるのを防止する。 - 特許庁

AS complementary data are written in these two memory cells, voltage between bit lines at the time of sense operation can be increased sufficiently and refresh-internal can be lengthened.例文帳に追加

これらの２つのメモリセルには相補なデータが書込まれるため、センス動作時のビット線間電圧は十分大きくすることができ、リフレッシュ間隔を長くすることができる。 - 特許庁

To provide a semiconductor memory which can activate the cell array according to the refresh mode without increasing the number of wirings and circuit area.例文帳に追加

配線本数の増加及び回路面積の増加を招かずに、リフレッシュの種別に応じたセルアレイ部の活性化期間を実現できる半導体記憶装置を提供する。 - 特許庁

The reduced power state entry process includes saving expedited recovery information in registers of an always on domain and putting an external memory in a self-refresh mode to preserve a system context.例文帳に追加

減少電力状態エントリープロセスは、迅速回復情報を常時オンドメインのレジスタにセーブし、外部メモリを自己リフレッシュモードとしてシステムコンテクストを保存する。 - 特許庁

Also, a memory control part 1 includes an SDRAM command control part 11 for shifting the SDRAM 4 to the self-refresh mode or the power-down mode according to an instruction from the timer 92.例文帳に追加

また、メモリ制御部１は、タイマ９２からの指示に応じてＳＤＲＡＭ４をセルフリフレッシュモードまたはパワーダウンモードに移行させるＳＤＲＡＭコマンド制御部１１を含む。 - 特許庁

To increase data holding characteristics of a flash memory by efficiently performing refresh processing without affecting the operation of a system even during system operation.例文帳に追加

システム運用中であっても、システムの運用に影響を及ぼすことなく効率よくリフレッシュ処理を行い、フラッシュメモリのデータ保持特性を高めることを可能とする。 - 特許庁

To perform refresh operation without being watched from the outside in a semiconductor integrated circuit having a memory cell consisting of capacitors and its control method.例文帳に追加

本発明は、キャパシタからなるメモリセルを有する半導体集積回路およびその制御方法に関し、リフレッシュ動作を外部から見えることなく実行することを目的とする。 - 特許庁

Since H and L levels are stored in a pair of memory cells corresponding to the store data of one bit, read out sensitivity is improved and a refresh cycle can be prolonged.例文帳に追加

１ビットの記憶データに対して、１対のメモリセルにＨレベルとＬレベルが記憶されるので、読み出し感度が高くなり、リフレッシュサイクルを長くすることができる。 - 特許庁

According to a method performing a self-refresh operation in units of memory banks or memory bank groups by receiving an internally generated high power supply voltage without receiving an external high power source voltage in a specific operation mode which is the same as the self-refresh operation, the high power source voltage necessary for operations is constantly applied without lowering the pumping efficiency of a high power supply voltage generator.例文帳に追加

セルフリフレッシュ動作と同一である特定動作モードで外部の高電源電圧を受ける必要なく、内部から生成された高電源電圧を受けてメモリバンク別、またはメモリバンクグループ別にセルフリフレッシュを行う方法によれば、高電源電圧発生器のパンピング効率低下の発生無し、動作に必要な高電源電圧が安定的に印加される。 - 特許庁