「semiconductor interfaces」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

1. Interfaces for wafer input and output that can be connected to 3 or more units of semiconductor manufacturing equipment 例文帳に追加

（一）　三台以上の半導体製造装置を接続できるウエハーの出し入れ用接続部を有するもの - 日本法令外国語訳データベースシステム

The high speed memory interfaces of the semiconductor devices are tested in such a manner that same signals of bidirectional high speed signal line are connected with each other between two semiconductor devices having the high speed memory interfaces and one semiconductor device is caused to perform a writing operation while the other semiconductor device is caused to perform a reading operation.例文帳に追加

高速メモリインタフェースを持つ２つの半導体装置間において、双方向高速信号線の同じ信号同士を接続し、一方の半導体装置は書き込み動作をさせ、他方の半導体装置は読み出し動作させてこれら半導体装置の高速メモリインタフェースを試験する。 - 特許庁

To provide a semiconductor device and its drive method for establishing compatibility with different interfaces in system level.例文帳に追加

複数のインタフェースとの互換性をシステムレベルで構成する半導体装置及びその駆動方法を提供する。 - 特許庁

To provide a semiconductor device properly operating a plurality of high-speed transmission interfaces loaded on a semiconductor element while inhibiting an increase in a manufacturing cost.例文帳に追加

製造コストの増加を抑制しつつ、半導体素子上に搭載された複数の高速伝送インタフェースが適切に動作する半導体装置を提供する。 - 特許庁

To realize miniaturization and cost reduction of a semiconductor testing apparatus by reducing remarkably the number of interfaces of a measuring unit and a pattern memory.例文帳に追加

測定ユニットとパターンメモリとのインターフェイス数を大幅に削減し、半導体試験装置を小型化、低コスト化する。 - 特許庁

Thereby, when the semiconductor device is formed, the contact resistances in the interfaces between wiring metal layers and a silicon layer can be simultaneously reduced on the N-type semiconductor layer and on the P-type semiconductor layer.例文帳に追加

これにより半導体装置を形成すると、配線の金属とシリコンとの界面の接触抵抗をＮ型半導体層上とＰ型半導体層上とで同時に低減する事ができる。 - 特許庁

In a method for growing nitride semiconductor on a substrate, at least two growing interfaces are formed in the nitride semiconductor, thereby relieving difference of stress between the substrate and the nitride semiconductor.例文帳に追加

基板上に窒化物半導体を成長させる方法であって、窒化物半導体内に成長界面を少なくとも２つ有することにより基板と窒化物半導体との応力差を緩和させる。 - 特許庁

The semiconductor device has a transfer system circuit (13) including first interfaces (201, 301) to be used for data transfer and second interfaces (202, 302) to be used for transferring a signal for arbitrating contention at data transfer.例文帳に追加

データ転送に使用される第１インタフェース（２０１，３０１）と、データ転送の競合を調停するための信号の伝達に使用される第２インタフェース（２０２，３０２）とを含んで転送系回路（１３）を形成する。 - 特許庁

To provide an apparatus, system, and method for controlling data transfer between serial data link interfaces and memory banks in a semiconductor memory.例文帳に追加

半導体メモリにおけるシリアルデータリンクインターフェイスとメモリバンクとの間のデータ転送を制御する装置、システム、および方法が開示される。 - 特許庁

A compound layer 115 resulting from alloying a material of the p-side electrode 114 and respective semiconductor layer materials is formed at interfaces of respective semiconductor layers in contact with the p-side electrode 114.例文帳に追加

ｐ側電極１１４と接する各々の半導体層の界面に、ｐ側電極１１４の材料と各々の半導体層材料とが合金化した化合物層１１５を形成する。 - 特許庁

On the interfaces J1, J2, J3, a c surface functions as a slip plane for preventing lattice relaxation from occurring in the semiconductor layer.例文帳に追加

これらの界面Ｊ１、Ｊ２、Ｊ３において、ｃ面がすべり面として働いて当該半導体層に格子緩和を生じさせていない。 - 特許庁

In the interfaces J1, J2, and J3, lattice relaxation does not occur in the semiconductor layers because the c-plane serves as a slip plane.例文帳に追加

これらの界面Ｊ１、Ｊ２、Ｊ３において、ｃ面がすべり面として働いて当該半導体層に格子緩和を生じさせていない。 - 特許庁

To provide a nitride-based semiconductor light-emitting element capable of suppressing formation of Schottky barriers on interfaces between contact layers and electrodes.例文帳に追加

接触層と電極との界面にショットキー障壁が形成されるのを抑制可能な窒化物系半導体発光素子を提供すること。 - 特許庁

A semiconductor substrate 11 is dipped in an aqueous cyano- potassium solution in a state where at least the upper part of a photoelectric conversion section 10A of the interfaces of the substrate 11 is exposed.例文帳に追加

半導体基板１１の界面のうち光電変換部１０Ａの上方が少なくとも露出された状態で、シアノ化カリウム水溶液に浸す。 - 特許庁

The semiconductor integrated circuit includes a plurality of first interfaces (11-14), a second interface (21), a bus (22) and a plurality of image processing modules (15-18).例文帳に追加

この半導体集積回路は、複数の第１インタフェース（１１〜１４）と、第２インタフェース（２１）と、バス（２２）と、複数の画像処理モジュール（１５〜１８）を含む。 - 特許庁

To provide a highly reliable semiconductor device, in which the occur rence of disconnections in the junction interfaces between junctions and IC electrode sections and between the junctions and substrate electrode sections is reduced by reinforcing the jointing strengths between the junctions and elec trode sections in the interfaces.例文帳に追加

接合部およびＩＣ電極部と、接合部および基板電極部の間の接合界面における両者の接合強度を補強し、これらの接合界面で断線しにくい、信頼性の高い半導体装置を提供することを目的とする。 - 特許庁

A semiconductor device having a metal-insulator-semiconductor (MIS) structure in which each deuterium concentration near interfaces between a semiconductor substrate and a film or a layer formed in the semiconductor device such as a gate insulation film, an interlayer insulation film, a wiring layer and a protective insulation film is 1x1019 cm-3 and over.例文帳に追加

半導体基板とゲート絶縁膜、層間絶縁膜、配線層、保護絶縁膜等の半導体装置に形成される膜又は層の界面近傍での重水素元素濃度が1x1019cm-3以上であることを特徴とする金属−絶縁膜−半導体（MIS）構造を有する半導体装置。 - 特許庁

A method for forming electrodes for a solar cell comprises steps of forming electrodes 11, 12 on a semiconductor substrate 1 by plating, and forming, by a heat treatment, layers 15, 16 of alloy comprising semiconductor metal and plating metal at interfaces between the semiconductor substrate 1 and the plating electrode 11 and between the semiconductor substrate 1 and the electrode 12, respectively.例文帳に追加

太陽電池の電極形成方法は、めっき法により半導体基板１上に電極１１，１２を形成した後、熱処理により半導体基板１とめっき電極１１，１２との界面に、半導体とめっき金属との合金層１５，１６を形成することを特徴とする。 - 特許庁

Not only impurities such as moisture in the oxide semiconductor layer but also those existing in a gate insulating layer are reduced, and impurities such as moisture existing in interfaces between the oxide semiconductor layer and films provided over and under and in contact with the oxide semiconductor layer are reduced.例文帳に追加

また、酸化物半導体層中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる層と酸化物半導体層の界面に存在する水分などの不純物を低減する。 - 特許庁

To provide a semiconductor structure that can suppress thermal stress in a substrate length direction, generated on interfaces between a silicon substrate and a filler and between a compound semiconductor and the filler.例文帳に追加

本発明は、シリコン基板と充填材、及び化合物半導体と充填材のそれぞれの界面に生じる、基板長手方向の熱応力を抑制することができる半導体構造を提供することを目的とする。 - 特許庁

To provide a semiconductor device for various interfaces, which perform various data processings with low power consumption, on the basis of compressed data input and output, and electronic equipment.例文帳に追加

入出力される圧縮データに基づいて低消費電力で各種データ処理を行うための各種インタフェース用の半導体装置及び電子機器を提供する。 - 特許庁

A method for forming the solar cell comprises steps of forming the electrodes 11, 12 on the semiconductor substrate 1 by plating, and forming, by heat treatment, the layers 15, 16 of alloy comprising semiconductor metal and plating metal at the interfaces between the semiconductor substrate 1 and the plating electrode 11, and between the semiconductor substrate 1 and the electrode 12, respectively.例文帳に追加

また、本発明の太陽電池は、めっき法により半導体基板１上に電極１１，１２を形成した後、熱処理により半導体基板１とめっき電極１１，１２との界面に、半導体とめっき金属との合金層１５，１６を形成する方法により製造されることを特徴とする。 - 特許庁

Impurities, such as moisture, existing in the oxide semiconductor film and also in a gate insulating layer are reduced, and impurities, such as moisture, existing on interfaces between films and the oxide semiconductor film, which are provided vertically in contact with each other, are reduced.例文帳に追加

また、酸化物半導体膜中だけでなく、ゲート絶縁層内に存在する水分などの不純物を低減し、上下に接して設けられる膜と酸化物半導体膜の界面に存在する水分などの不純物を低減する。 - 特許庁

To suppress the generation of a leakage current accompanying the deterioration of crystallinity on respective layer interfaces of a collector and a base and an emitter and the base in a semiconductor multilayer film, for instance the semiconductor multilayer film for which respective semiconductor layers to be used for the collector, the base and the emitter are continuously formed by epitaxial growth.例文帳に追加

半導体多層膜、例えば、コレクタ、ベース、エミッタに供する各半導体層をエピタキシャル成長により連続して形成する半導体多層膜において、上記コレクタ／ベース及びエミッタ／ベースの各層界面での、結晶性の悪化に伴うリーク電流の発生を抑制する。 - 特許庁

The nonvolatile semiconductor memory device is provided with a memory cell array 1 constituted of a plurality of memory blocks, interfaces 6, 7, write-in circuits 2, 3, 4, 5, 8, and read-out circuits 2, 3, 4, 5, 8.例文帳に追加

不揮発性半導体記憶装置は、複数のメモリブロックから構成されるメモリセルアレイ１、インターフェイス６，７、書き込み回路２，３，４，５，８、及び読み出し回路２，３，４，５，８を備えている。 - 特許庁

To provide a non-volatile semiconductor memory device wherein leakage current is reduced in an inter-electrode insulation film, especially one having a silicon nitride film at the upper and lower interfaces.例文帳に追加

電極間絶縁膜、特に上下界面にシリコン窒化膜を有する電極間絶縁膜に流れるリーク電流を低減した不揮発性半導体記憶装置を提供すること。 - 特許庁

To obtain a clean interface by removing contaminants containing the single bond of carbon that especially cannot be removed by a conventional method in the contamination of interfaces, in the manufacturing process of a semiconductor device, which includes a forming of a lamination layer.例文帳に追加

積層形成を行う半導体装置の製造において、界面の汚染のうち特に従来の方法では除去できない炭素の一重結合を含む汚染物を除去し、清浄な界面を得る。 - 特許庁

The substrate 110 includes a plurality of bonding pads, and interfaces between the semiconductor chip 120 and a printed circuit board through solder balls that are electrically connected to the plurality of bonding pads.例文帳に追加

基板１１０は、複数のボンディングパッドを含み、前記複数のボンディングパッドに電気的に連結されたソルダボールを介して前記半導体チップ１２０と印刷回路基板との間をインタフェーシングする。 - 特許庁

To provide a semiconductor device of a structure, wherein the suppression of a parasitic resistance due to the contact resistances in the interfaces between wiring metal layers and a silicon layer in the device is aimed at and as the result, a field-effect transistor has a high drive force under low voltage, and the device is operated at high speed.例文帳に追加

接触抵抗に起因する寄生抵抗の抑制を計り、その結果として低い電圧で高い駆動力を有し速い速度で動作する半導体装置を提供する。 - 特許庁

To provide a solar cell capable of reducing the number of semiconductor interfaces by reducing material types, capable of reducing manufacturing processes, and capable of improving the efficiency of photoelectric conversion.例文帳に追加

材料の種類を少なくすることにより、半導体界面の数を少なくするとともに、製造工程の減少を図りながら、光電変換効率の向上を図ることができる太陽電池を提供する。 - 特許庁

To provide a method of reducing an increase in boron concentration (called boron spikes) in a part of an insulating layer containing silicon, boron, and other elements where the insulating layer interfaces with the surface of a semiconductor device.例文帳に追加

シリコン、ボロン、及び他の元素を含有する絶縁層が半導体デバイスの表面に接続する所の絶縁層におけるボロン濃度上昇（「ボロンスパイク」と称される）を低減するための方法が提供される。 - 特許庁

In the semiconductor chip 1 equipped with a multitude of bonding pads 100, 101 arrayed in one row on the peripheral parts of the chip as input-and-output interfaces, an up-and-down stage difference is provided between neighbored bonding pads 100, 101.例文帳に追加

チップ周辺部に入出力インターフェースとして一列に並べて形成した多数のボンディングパッド１００、１０１を備えた半導体チップ１において、隣り合う前記ボンディングパッド１００、１０１の間に上下段差を設けた。 - 特許庁

To provide a semiconductor device capable of preventing insulation capability of a separation region from being degraded due to projecting parts when two semiconductor element regions separated by a separation region have the projecting parts projecting toward the separation region on interfaces with the separation region, and to provide a method of manufacturing the same.例文帳に追加

分離領域によって分離される２つの半導体素子領域が、分離領域との界面に分離領域側に突出する凸部を有している場合、この凸部によって分離領域の絶縁能力が低下することを抑制することができる半導体装置及びその製造方法を提供する。 - 特許庁

A semiconductor memory device includes a nonvolatile semiconductor memory having a plurality of memory regions which are operable independently, respectively, a plurality of memory interfaces each of which executes access of data to the plurality of memory regions and outputs a data transfer request to a transfer management section when an accessible state is provided, and a temporary storage buffer which temporarily stores data.例文帳に追加

夫々独立に動作可能な複数のメモリ領域を有する不揮発性半導体メモリと、複数のメモリ領域に対しデータのアクセスを実行し、アクセス可能状態になったらデータ転送要求を転送管理部に出力する複数のメモリインタフェースと、データを一時記憶する一時記憶バッファとを有する。 - 特許庁

Although a material of a cladding layer 21 made of at least one of AlGaN and InAlGaN differs from a group III nitride semiconductor and a thickness D15 of a first epitaxial semiconductor region 15 is larger than a thickness D19 of the core semiconductor region 19, misfit dislocation density on first to third interfaces J1, J2, J3 is not more than 1×10^6 cm^-1.例文帳に追加

ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくともいずれか一方からなるクラッド層２１の材料はIII族窒化物半導体と異なると共に第１のエピタキシャル半導体領域１５の厚さＤ１５がコア半導体領域１９の厚さＤ１９よりも厚いけれども、第１〜第３の界面Ｊ１、Ｊ２、Ｊ３におけるミスフィット転位密度は１×１０^６ｃｍ^−１以下である。 - 特許庁

A material of a cladding layer 21 composed of at least either of AlGaN and InAlGaN is different from a group III nitride semiconductor, and the thickness D15 of a first epitaxial semiconductor region 15 is thicker than the thickness D19 of the core semiconductor region 19, however, the misfit dislocation densities at first to third interfaces J1, J2, and J3 are 1×10^6 cm^-1 or less.例文帳に追加

ＡｌＧａＮ及びＩｎＡｌＧａＮの少なくともいずれか一方からなるクラッド層２１の材料はIII族窒化物半導体と異なると共に第１のエピタキシャル半導体領域１５の厚さＤ１５がコア半導体領域１９の厚さＤ１９よりも厚いけれども、第１〜第３の界面Ｊ１、Ｊ２、Ｊ３におけるミスフィット転位密度は１×１０^６ｃｍ^−１以下である。 - 特許庁

Thus, the average of step heights upper and inner interfaces becomes 30 nm or smaller, and a lamination structure of a planarized δ doped layer is formed, thereby obtaining a semiconductor element with large breakdown strength and high mobility.例文帳に追加

これにより、上面及び内部の界面のステップ高さの平均が３０ｎｍ以下と平坦化されたδドープ層の積層構造を形成することができるので、これを用いて耐圧が高く、移動度の大きい半導体素子を実現することができる。 - 特許庁

To stabilize electric characteristics of thin-film transistors by preventing a change in compositions, film quality, interfaces, or the like of oxide semiconductor regions for forming active layers in thin-film transistors using oxide semiconductors as the active layers.例文帳に追加

酸化物半導体を活性層に用いた薄膜トランジスタにおいて、活性層を形成する酸化物半導体領域の組成や膜質や界面などの変化を防ぎ、薄膜トランジスタの電気的特性を安定させることを課題の一とする。 - 特許庁

An electronic circuit (1) includes a semiconductor device (2) comprising an A/D converter (22), a first port (200) assigned to the analog input of the A/D converter and a plurality of second ports (201-204) assigned to other external interfaces.例文帳に追加

本発明の電子回路（１）は、Ａ／Ｄ変換器（２２）、前記Ａ／Ｄ変換器のアナログ入力に割り当てられる第１ポート（２００）及びその他の外部インタフェースに割り当てられる複数の第２ポート（２０１〜２０４）を備える半導体装置（２）を有する。 - 特許庁

The image processing apparatus comprises a first semiconductor substrate provided with a system control section including a CPU, an image expansion circuit, an image processing circuit, and a second semiconductor substrate provided with a multiplexer or a selector for switching the path to a memory interface, and a plurality of memory interfaces for connection with a memory module or a memory device.例文帳に追加

ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。 - 特許庁

Interfaces between all layers in the multilayer film (interface between the p-type semiconductor layer 13P and an insulating layer 14, and interface between the insulating layer 14 and the metal layer 15) are configured so as to be substantially perpendicular to the elongation direction (Z-axis direction) of the emitting portion 10.例文帳に追加

また、この多層膜内における全ての層間の界面（ｐ型半導体層１３Ｐと絶縁層１４との界面および絶縁層１４と金属層１５との界面）が、放出部１０の伸長方向（Ｚ軸方向）と略垂直となっているようにする。 - 特許庁

An ECC processing section executes ECC processing for data which are to be distributively written into the plurality of memory regions of the nonvolatile semiconductor memory or data which have been distributively written into the plurality of memory regions, while using data being transferred between the temporary storage buffer and the plurality of memory interfaces.例文帳に追加

ＥＣＣ処理部は、一時記憶バッファと複数のメモリインタフェースとの間で転送中のデータを用いて不揮発性半導体メモリの複数のメモリ領域へ分散して書き込まれるデータあるいは複数のメモリ領域へ分散して書き込まれたデータに関するＥＣＣ処理を実行する。 - 特許庁

The compound semiconductor substrate has at least the double-hetero-structure having (Al_xGa_1-x)yIn_1-yP (where 0<x<1, 0<y<1) formed on a GaAs substrate, the compound semiconductor substrate having not less than five growth interfaces where layers differing in composition come into contact with each other between the GaAs substrate and double-hetero-structure.例文帳に追加

少なくとも、ＧａＡｓ基板上に（Ａｌ_ｘＧａ_１−ｘ）_ｙＩｎ_１−ｙＰ（ただし、０＜ｘ＜１、０＜ｙ＜１）からなるダブルヘテロ構造が形成された化合物半導体基板であって、前記ＧａＡｓ基板と前記ダブルヘテロ構造との間に、組成の異なる層同士が接する成長界面を少なくとも５以上有するものであることを特徴とする化合物半導体基板。 - 特許庁

This semiconductor integrated circuit device has an emulation control part making one of two data transmitting/receiving interfaces (IFs) execute operation for emulating the IF of a connection partner having the different operation specification when the two IFs among a plurality of IFs are connected by a transmission line inside an LSI having the plurality of IFs for transferring data with outside.例文帳に追加

外部とのデータ送受信用インターフェース（ＩＦ）を複数備えたＬＳＩの内部に、複数のＩＦのうちの２つのＩＦが伝送線によって接続された時、２つのＩＦのうちの一方に、動作仕様が異なる接続相手先のＩＦをエミュレートする動作を実行させるエミュレート制御部を備える。 - 特許庁

To provide a novel heterogeneous composite material as a means for providing a desirous separation in interfaces between nano-particles and a matrix and also providing a narrow distribution of nano-particle sizes, the composite material having a system of bidirectional reaction consisting of oxidation and reduction in a heat-treatment and also having dispersed semiconductor particles which are thermodynamically less likely to mix and nanometer-scaled.例文帳に追加

ナノ粒子及びマトリクス界面の良好な分離及びナノ粒子サイズ狭分布化を実現する手段として、熱処理における酸化及び還元からなる双方向性の反応系を有し、かつ、熱力学的に混ざりにくくナノスケール化された半導体粒子が分散する異種複合材料を新規に提供する。 - 特許庁