「slave processor」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

Accordingly, the synchronization with the slave processor 3 can be attained without starting an interruption handler, and the processing can be performed at high speed.例文帳に追加

したがって、割込みハンドラを起動させずに子プロセッサ３との同期を取ることができ、高速に処理することが可能となる。 - 特許庁

Data storage areas of slave processors 119 to 149 are secured by adding ineffective areas so that the data area of a master processor 109 is equal in deviation from a DMA transfer unit border to the data areas of the slave processors 119 to 149.例文帳に追加

ＤＭＡ転送単位境界からのずれが、マスタプロセッサのデータ領域とスレーブプロセッサのデータ領域で等しくなるように、無効領域を付加してスレーブプロセッサのデータ領域を確保する。 - 特許庁

A slave information processor, when receiving a request from a user to provide a proxy display, sends the requirements for displaying image data to be displayed to a master information processor.例文帳に追加

ユーザから代理表示の依頼を受けたスレーブ装置である情報処理装置は、表示すべき画像データの表示に必要な条件をマスター装置である情報処理装置に送信する。 - 特許庁

When an own image processor is not a master but a slave (N in step S501), a request of master acquisition is transmitted to an image processor registered as the master (S502).例文帳に追加

自画像処理装置がマスターではなく、スレーブである場合は（ステップＳ５０１のＮ）、マスターとして登録されている画像処理装置に対して、マスター獲得の要求を送出する（Ｓ５０２）。 - 特許庁

To provide a communication system in which a change of state relating to data processing of a data processor master unit performing the data processing can be reported from a data processor slave unit existing in the vicinity of a user using the data processor master unit.例文帳に追加

データ処理を行うデータ処理装置親機における、該データ処理に関する状態の変化を、このデータ処理装置親機を利用するユーザの近傍にあるデータ処理装置子機から通知させることができる通信システムを提供する。 - 特許庁

The reset circuit 26 is characterized by setting the microprocessor 21 of the slave processor 2 as a stopped state by a 'download mode' of a mode setting strap 17 of the master processor 1 and downloading a program from the master processor 1 to the memory 23.例文帳に追加

このリセット回路２６は、マスタプロセッサ１のモード設定ストラップ１７の「ダウンロードモード」によりスレーブプロセッサ２のマイクロプロセッサ２１を停止状態とし、マスタプロセッサ１からのプログラムをメモリ２３にダウンロードすることを特徴とする。 - 特許庁

The master processor 1 transfers compressed slave processor operation information stored in the external recording device 3 to individual memories 22-1 and 22-2 for all slave processors 2-1 and 2-2 requiring IPL and starts the normal operation after confirming that slave processors 2-1 and 2-2 have started operations by using transferred operation information.例文帳に追加

主プロセッサ１はＩＰＬを必要とする全ての従プロセッサ２−１，２−２に対して外部記録装置３に格納されている圧縮された従プロセッサ運転情報を個別メモリ２２−１，２２−２に転送し、従プロセッサ２−１，２−２が転送された運転情報による動作を開始したことを確認した上で通常動作を開始する。 - 特許庁

Two display heads 206 of the same graphics processor 122 are coupled to each other in a master/slave configuration via a pixel transfer path.例文帳に追加

同じグラフィックスプロセッサ１２２の２つのディスプレイヘッド２０６が、画素転送パスを介してマスター／スレーブ形式で互いに結合されている。 - 特許庁

A NUMA master processor is then chosen from the SMP master processors, and the other SMP master processors are designated as NUMA slave processors.例文帳に追加

次に、ＮＵＭＡマスタ・プロセッサがＳＭＰマスタ・プロセッサから選択され、その他のＳＭＰマスタ・プロセッサがＮＵＭＡスレーブ・プロセッサに指定される。 - 特許庁

In the processor including a master cue 120 and a slave cue 122, when an instruction within the master cue is selected and a flag 124 showing that the instruction is stored in the slave cue is raised at the time of access thereto for issuing, the instruction in the slave cue is issued in the next cycle through a latch 126.例文帳に追加

マスターキュー（１２０）とスレーブキュー（１２２）を備えたプロセッサにおいて、マスターキュー内の命令が選択され、発行のためにアクセスされる際、スレーブキューに命令が格納されていることを示すフラグ（１２４）が立っていた場合、ラッチ（１２６）を介して次のサイクルでスレーブキュー内の命令が発行される。 - 特許庁

Upon the receipt of a slave screen input switching signal, a microcomputer 2 transmits an instruction of selection of an earth level to an input signal selection circuit 1 and an input of a slave screen processor 4 selects the earth level.例文帳に追加

マイクロコンピュータ２が子画面の入力切り替え信号を受信すると、マイクロコンピュータ２は入力信号選択回路１へ、アースを選択するよう命令を送信し、子画面プロセッサ４の入力はアースが選択される。 - 特許庁

The information processor includes: multiple bus slaves; a bus master that outputs address data having a base address value for specifying arbitrary bus slave, and an offset address value for specifying access position in the specified bus slave.例文帳に追加

本発明にかかる情報処理装置は、複数のバススレーブと、任意のバススレーブを特定するベースアドレス値及び特定したバススレーブ内のアクセス位置を特定するオフセットアドレス値を含むアドレスデータを出力するバスマスタを備える。 - 特許庁

A master and slave relation that a process for voluntarily operating information exchange is defined as a main process, and that a process for passively operating information exchange is defined as a slave process is applied to plural processes generated in an information processor.例文帳に追加

情報処理装置８に生成される複数のプロセスに対し、自発的に情報交換を行うプロセスを主プロセスとし、受動的に情報交換を行うプロセスを従プロセスとする、主従の関係を与える。 - 特許庁

A configuration is provided for carrying out hardware initialization of the slave processor 2 by outputting the initialization signal from the serial sending/receiving means on the basis of the initialization command from the master processor 1.例文帳に追加

マスタ処理装置１からの初期化の指令に基づきシリアル送受信手段から初期化信号を出力させることによりスレーブ処理装置２をハード的に初期化を行う構成とする。 - 特許庁

Also, the slave system 20 is provided with a loader 25 for acquiring the start program stored in the program ROM 13 through the inter-processor communication interface.例文帳に追加

また、スレーブシステム２０は、プログラムＲＯＭ１３に格納された起動プログラムをプロセッサ間通信インターフェースを介して取得するローダ２５を有する。 - 特許庁

In the image processor, the rotation cycles of the photoreceptors 350 and 450 of the master and the slave printing engines are synchronized in the midst of executing printing.例文帳に追加

この画像処理装置２００は、プリント実行中にマスターとスレーブの印刷エンジンのフォトレセプタ３５０，４５０の回転周期を同調させる。 - 特許庁

To provide an information processor capable of transferring desired data from a master unit to a slave unit as required, and to provide a television system, a control method and a program.例文帳に追加

親機から必要に応じて所望のデータを子機に転送することができる情報処理装置、テレビシステム、制御方法及びプログラムを提供する。 - 特許庁

When the slave processors are placed into the non-transactional mode, the operating frequency in the system core logic is changed to other operating frequency by a master processor.例文帳に追加

スレーブ・プロセッサが非トランザクション・モードに切り替えられると、マスタ・プロセッサによってシステム・コア・ロジックにおける動作周波数が別の動作周波数に変更される。 - 特許庁

To provide a simulation method suitable for development of software applied to a multi-core processor or a multiprocessor or a multi-master slave, which performs parallel processing.例文帳に追加

並列処理を行うマルチコアプロセッサまたはマルチプロセッサまたはマルチマスタスレーブに適用するソフトウェア開発に適したシミュレーション方法を提供する。 - 特許庁

This multiprocessor system is provided with a master system 10 and a slave system 20 connected through an inter-processor communication interface to the master system 10.例文帳に追加

本発明にかかるマルチプロセッサシステムは、マスターシステム１０と、マスターシステム１０とプロセッサ間通信インターフェースを介して接続されたスレーブシステム２０を備えている。 - 特許庁

A slave station 13 for transmitting compressed image data to a main station gives the image data to an image compression processor 131 to perform a coding compression process.例文帳に追加

圧縮画像データを主局に送信する従局１３では、画像データが画像圧縮処理部１３１へ与えられ、符号化圧縮処理が行われる。 - 特許庁

An embedded system bus is integrated between each of plural embedded master elements inside an FPGA and at least one slave element and an external processor interface for enabling direct access is supplied to all the plural embedded slave elements.例文帳に追加

ＦＰＧＡ内の複数の埋込マスタ素子および少なくとも一つのスレーブ素子間に埋込システムバスを組み込むと共に、複数の埋込スレーブ素子のいずれにもダイレクトアクセスを可能にする外部プロセッサインタフェースを供給する。 - 特許庁

Based on the user information and goods information thus acquired, the information processor (master unit) 2 selects goods being recommended to a user and transmits the information of selected goods to the information processor (slave unit) 3.例文帳に追加

情報処理装置（親機）２は、取得したユーザ情報と商品情報に基づいて、ユーザに推薦する商品を選択し、選択された商品の商品情報を情報処理装置（子機）３に送信する。 - 特許庁

To provide an information processing system which causes a slave processor (hereinafter referred to as SP) operate based on execution priorities of a task in a master processor (hereinafter referred to as MP) and can contribute in suppression of a device scale and device cost of an embedded system.例文帳に追加

マスタ・プロセッサ（以下、ＭＰ）におけるタスクの実行優先度に則してスレーブ・プロセッサ（以下、ＳＰ）を動作させ、かつ、組み込みシステムの装置規模及び装置コストの抑制に寄与可能な情報処理システムを提供する。 - 特許庁

The master processor sets whether the initialization program is stored in a local memory (6) or in an external memory (9) based on the kind of the reset signal, and the slave processor reads the initialization program from the selected local memory or external memory.例文帳に追加

マスタープロセッサが、リセット信号の種類に基づいて、初期化プログラムがローカルメモリ（６）又は外部メモリ（９）の何れにあるかを設定し、スレーブプロセッサは、選択されたローカルメモリ又は外部メモリから初期化プログラムを読み出す。 - 特許庁

The master information processor compares the requirements for displaying images with the ability of each information processor to display images, narrows down candidates for information processors that meet the requirements for displaying images, and responds to the slave information processor.例文帳に追加

マスター装置である情報処理装置は、画像表示に必要な条件と各情報処理装置の画像表示能力とを比較し、画像表示に必要な条件を満足する情報処理装置の候補を絞り込み、上記スレーブ装置である情報処理装置に応答する。 - 特許庁

In a system for performing communication between a master processor and a slave processor, an initialization method is provided for performing software-like second initializing processing using an initialization program after performing first initializing processing responding to a reset signal.例文帳に追加

マスタープロセッサとスレーブプロセッサとの間で通信を行うシステムにおいて、リセット信号に応じて、第１の初期化処理を行った後で初期化プログラムを使用してソフトウェア的な第２の初期化処理を行う初期化方法が提供される。 - 特許庁

When the operation of the slave processor 3 is ended, the command decode/condition execution determination circuit 12 restarts the execution of the command by the command execution unit 2.例文帳に追加

そして、子プロセッサ３の動作が終了したときに、命令デコード／条件実行判定回路１２は、命令実行ユニット２による当該命令の実行を再開させる。 - 特許庁

Every time the key 142a is depressed, the master-slave relation between a browsed image of the Internet and a reproduced image of the DVD, included in the video data from the processor 129, becomes reverse.例文帳に追加

プロセッサ１２９からのビデオデータは、キー１４２ａが押される毎に、インターネットの閲覧画面とＤＶＤの再生画面の親子関係が逆転したものとなる。 - 特許庁

The schedule control circuit 50 detects an arrival of a start time in the every unit processing, and outputs the execution start indication to the slave processor to execute the unit processing.例文帳に追加

スケジュール管理回路５０は、単位処理ごとにその開始時刻の到来を検出して、その単位処理を実行すべきスレーブプロセッサに実行開始指示を出力する。 - 特許庁

A master processor 10a is made to perform the program file (a), and slave processors 10b, 10c, and 10d are made to load the program files b, c, and d in parallel in response to this performance.例文帳に追加

マスタープロセッサ１０ａにプログラムファイルａを実行させ、この実行に応答して、スレーブプロセッサ１０ｂ、１０ｃ、１０ｄにプログラムファイルｂ、ｃ、ｄを並列にロードさせる。 - 特許庁

Every time the key 142a is depressed, a master-slave relation between a browsed image of the Internet and the reproduced image of the DVD included in the video data from the processor 129 becomes reverse.例文帳に追加

プロセッサ１２９からのビデオデータは、キー１４２ａが押される毎に、インターネットの閲覧画面とＤＶＤの再生画面の親子関係が逆転したものとなる。 - 特許庁

To provide a display processor for stably achieving main content processing by reducing any influence to be received by main content processing from processing such as the start or monitoring of slave content processing.例文帳に追加

主コンテンツ処理が、従コンテンツ処理の起動や監視等の処理から受ける影響を低減し、主コンテンツ処理を安定にできる表示処理装置を提供する。 - 特許庁

The shared ROM access arbiter 960 performs arbitration of preferentially giving the right to access the shared ROM 961 to a slave processor, which a ROM address issued from is a minimum value, after power-up reset and gives the right to access the shared ROM 961 to a slave processor independently of a ROM address issued from it, after issue of a boot sequence end signal.例文帳に追加

共有ＲＯＭアクセス調停装置960は、パワーアップ・リセット後は、発行されたＲＯＭアドレスが最小値であるスレーブ・プロセッサを優先して共有ＲＯＭ961へのアクセス権を与える調停を行い、ブートシーケンス終了信号発行後は発行されたＲＯＭアドレスに関わらず共有ＲＯＭ961へのアクセス権を与える調停を行う。 - 特許庁

To provide a time synchronizing system, capable of synchronizing a slave stations and a master station and the slave station without controlling the feed out timing of a time set signal with respect to a plurality of processor nodes (salve stations) connected to a connection device between nodes (master station).例文帳に追加

ノード間接続装置（親局）に接続される複数のプロセッサノード（子局）に対する時刻設定信号の送出タイミングを制御することなく、子局と子局および親局と子局間の同期をとることができる時刻同期化方式を提供する。 - 特許庁

To provide an information system, in which even if a host information processor is down or has no accurate time, a slave information processor can accurately acquire the time, and a control method, a program and a storage medium therefor.例文帳に追加

上位情報処理装置がダウンしたり、正確な時刻を持っていない場合でも、下位の情報処理装置が時刻を正確に取得することができる情報処理システム及びその制御方法、並びにプログラム及び記憶媒体を提供する。 - 特許庁

To provide a circuit group control system including a control mechanism for performing the control to increase an operation rate of each circuit when the processing corresponding to a plurality of sequences of commands received from a master processor is performed on the circuits such as a slave processor and a DMA controller.例文帳に追加

マスタプロセッサから受け取った複数のコマンド列に対応する処理をスレーブプロセッサ、ＤＭＡコントローラ等の回路に行わせる際に、各回路の稼働率を上げるための制御を行う制御機構を含む回路群制御システムを提供する。 - 特許庁

This nurse call system is provided with a means changing over a communication wire to a nurse call slave machine between the nurse call control machine and the nurse call processor, and a means periodically communicating with the nurse call controller and monitoring the operation state of the nurse call control machine in the nurse call processor.例文帳に追加

ナースコール子機との通信線をナースコール制御機とナースコール処理装置のどちらかに切り替える手段と、ナースコール処理装置にナースコール制御機と定期的に通信してナースコール制御機の動作状況を監視する手段を設ける。 - 特許庁

In the processor, a redundant array of the independent memory is formed by establishing the first memory as a master memory and making the second memory as a slave memory by writing data in the second memory.例文帳に追加

プロセッサが、第１のメモリをマスタメモリとして確立し、その後第２のメモリに書込むことにより第２のメモリをスレーブメモリにすることによって、独立メモリの冗長アレイを形成する。 - 特許庁

Also, a signal processor 30 allows an image memory 50 and an image memory 70 to temporarily store the master photosensitive section data and the slave photosensitive section data in applying signal processing to these data.例文帳に追加

また、信号処理部３０において、これらの主感光部データおよび従感光部データを信号処理する際に、それぞれ、画像メモリ５０および画像メモリ７０に一時蓄積させる。 - 特許庁

In the fork destination processor 1-1, the slave thread is speculatively executed, and at the time of detecting the violation of positive dependency regarding a general purpose register, the thread during execution is cancelled and the thread is executed again.例文帳に追加

フォーク先プロセッサ1-1 では、子スレッドを投機的に実行し、汎用レジスタに関して正依存の違反を検出すると、実行中のスレッドをキャンセルして、スレッドの再実行を行う。 - 特許庁

When the processors perform processings in parallel, the master processor 2 controls the input/output resources and controls a parallel synchronism semaphore for synchronizing slave processors 3 to 5.例文帳に追加

複数のプロセッサが処理を並列に実行する場合、マスタープロセッサ２は、入出力資源を管理すると共に、スレーブプロセッサ３〜５との同期をとるための並列同期セマフォを管理する。 - 特許庁

When the image processor serves as a slave unit, OCR processing is performed in the OCR application according to a request from a master unit and the result of the OCR processing is transmitted to the master unit.例文帳に追加

また、ＯＣＲアプリは、画像処理装置がスレーブ機となる場合、マスタ機からの要求に応じてＯＣＲ処理を実行し、当該ＯＣＲ処理の結果をマスタ機に送信する。 - 特許庁

A slave processor (40) controls the acquisition of the inspection data by an interface connected to it, and it processes the data output which is received from the interface and which is transmitted as a data transmission.例文帳に追加

スレーブプロセッサ（４０）が、それに接続されるインターフェースによる検査データの取得を制御し、インターフェースから受信され、データ伝送として送信されるデータ出力を処理する。 - 特許庁

Each slave processor controls the interface according to the command, and it communicates via a power bus in a target system by using an interface wafer, a power line modulation and an algorithm.例文帳に追加

各スレーブプロセッサは、そのコマンドにしたがってインターフェースを制御するとともに、インターフェースウェーハ、電力線変調およびアルゴリズムを用いて、ターゲットシステムの電力バスを介して通信する。 - 特許庁