「system clock」に関連した英語例文の一覧と使い方(16ページ目) - Weblio英語例文検索

An external clock control section 14(24) applies two-way control to an external clock control section 24(14) of other system so as to perform switching of a signal direction into an output direction in the active system and into an input direction in the standby system.例文帳に追加

外部クロック制御部１４，２４にて、他系の外部クロック制御部２４，１４に対して双方向の制御を行い、現用系では出力方向、予備系では入力方向に信号方向が切り替わる動作を行う。 - 特許庁

To obtain a subordinate synchronization changeover system by which automatic changeover of a clock path is attained without causing a block state of the clock path in a loop network on the occurrence of a fault in a transmission line of an active system.例文帳に追加

運用系の伝送路障害が発生した場合に、ループ網内のクロックパスの閉塞状態を発生させることなく、クロックパスの自動切替えを可能とした従属同期切替方式を得る。 - 特許庁

On the occurrence of a fault at a point P of an N-system transmission line 122 being an active system of a clock path, a 3rd network synchronization device 113 that is placed in a direct downstream runs in itself to generate a clock CL3.例文帳に追加

クロックパスの運用系であるＮ系伝送路１２２のポイントＰで障害が発生した場合にこの直下流の第３の網同期装置１１３は自走して、クロックＣＬ３を生成する。 - 特許庁

To provide a semiconductor memory device equipped with a circuit adjustable so that a reference signal is coincident with an intersection of a system clock signal to be input and an inverted system clock signal.例文帳に追加

入力されるシステムクロック信号と反転されたシステムクロック信号との交差点と、基準信号とが一致するように調整可能な回路を備えた半導体メモリ装置を提供すること。 - 特許庁

The reference terminal 1a outputs a reference system clock, and a response processing time after receiving an inquiry from the dependent terminal 1b before outputting the reference system clock, as synchronization information.例文帳に追加

基準端末装置１ａは、基準システムクロックと、従属端末装置１ｂより問い合わせを受けてから基準システムクロックを出力するまでの応答処理時間とを同期情報として出力する。 - 特許庁

To provide a synchronization circuit that synchronizes required input data in a subsequent system clock irrespective of an effect of metastability caused at a reference edge of the system clock.例文帳に追加

システムクロックの基準エッジにおいて発生したメタステーブルの影響を受けることなく、次のシステムクロックで所望の入力データを同期化することが可能な同期化回路を提供することを目的とする。 - 特許庁

A phase delay means 13 outputs a delayed clock that is delayed by a value corresponding to a phase of a system clock that is not inputted to a PLL circuit 12 of first and second system clocks.例文帳に追加

位相遅延手段１３は、第１および第２の系統クロックのうちのＰＬＬ回路１２に入力されなかった方の系統クロックの位相に相当する分だけ遅延した遅延クロックを出力する。 - 特許庁

The dependent terminal 1b determines the standby time for synchronous reproduction based on the reference system clock and response processing time in the synchronization information, and its own system clock.例文帳に追加

従属端末装置１ｂは、基準端末装置１ａからの同期情報の基準システムクロックおよび応答処理時間と、自身のシステムクロックとに基づいて、同期再生のための待機時間を決定する。 - 特許庁

To avoid loss of synchronization with a counter device by speedily synchronizing a clock to a reserve system, the clock being used by an active system uses up to the moment when a switching event occurs in redundant configuration.例文帳に追加

冗長構成において、切替事象発生時に、それまでの運用系の用いていたクロックを予備系に対して迅速に同期させ、対向装置との間でクロック同期外れを回避できるようにする。 - 特許庁

Then, data from the LSI 10 is stored in an FIFO circuit 22 consisting of m-stages synchronizing with the phase-matched system clock on the receiving side, and data held in the circuit 22 is read in accordance with the system clock on the receiving side.例文帳に追加

そして、送り側LSI10 からのデータを位相合わせ済み受け側システムクロックに同期してｍ段構成のFIFO回路22に格納し、FIFO回路22に保持されているデータを受け側システムクロックに従って読み出す。 - 特許庁

An interpolation circuit 14 writes a video signal to a frame memory 15 synchronously with the write system clock from the PLL circuit 13 and reads the video signal synchronously with the read system clock from the multiplier circuit 33.例文帳に追加

補間回路１４は、PLL回路１３からの書き込み系クロックに同期して、映像信号をフレームメモリ１５に書き込み、逓倍回路３３からの読み出し系クロックに同期して、その映像信号を読み出す。 - 特許庁

The pin reduction type debug tool 110 includes: a second clock generation circuit 170 generating a clock of the same baud rate as the first clock generation circuit; and a second asynchronous communication control circuit 180 performing communication control for performing transmission/reception of the debugging data with the target system by asynchronous type serial data transmission with the clock generated by the second clock generation circuit as an operation clock.例文帳に追加

省ピン型のデバッグツール１１０は、第１のクロック生成回路と同じボーレートのクロックを生成する第２のクロック生成回路１７０と、 第２のクロック生成回路で生成されたクロックを動作クロックとして、前記ターゲットシステムとのデバッグ用のデータの送受信を非同期式のシリアルデータ伝送で行うための通信制御を行う第２の非同期通信制御回路１８０とを含む。 - 特許庁

Only when a clock stop instruction from the CPU is input through a clock stop instruction register 41 and a reset signal output in response to a reset instruction from the CPU is input also, a clock stop signal output from an AND circuit 42 is made active, and a clock signal output from a clock gating circuit 43 in accordance with a system clock is stopped.例文帳に追加

ＣＰＵからのクロック停止命令がクロック停止命令レジスタ４１を介して入力され、かつ、ＣＰＵからのリセット命令に応じて出力されるリセット信号も入力されている場合にのみ、ＡＮＤ回路４２が出力するクロック停止信号がアクティブになり、クロック・ゲーティング回路４３がシステムクロックに応じて出力するクロック信号が停止される。 - 特許庁

In a phase determination apparatus 101 which determines a phase of an operating clock DQS1 from a system clock SCLK1 and the operating clock DQS1 of a device 1, the phase is notified to a noise determination section 103 for determining whether or not the phase of the operating clock DQS1 is affected by noise or jitter.例文帳に追加

１０１は装置１のシステムクロックＳＣＬＫ１と動作クロックＤＱＳ１から、動作クロックＤＱＳ１の位相を判断する位相判断装置であり、動作クロックＤＱＳ１の位相がノイズやジッタの影響を受けたか否かを判断するためのノイズ判断部１０３に対して通知する。 - 特許庁

In the case that the opposite network synchronization devices are in self-running state and the clock path is interrupted due to occurrence of a fault in the active system, the device reaches a self-running operation, the clock path operating information is informed of the opposite network synchronization device and the clock path is switched based on a switching control instruction of the clock path.例文帳に追加

対向する網同期装置が自走動作の場合及び現用系障害が発生してクロックパス断の際に、自走動作となり、対向する網同期装置にクロックパス運用情報を通知し、この通知によるクロックパスの切替制御指示に基づいてクロックパスを切り替える。 - 特許庁

In this spread spectrum signal for clock, an internal clock 124 is generated by switching an output 122 of a delay element 102 as a delayed clock and a system clock 121 inputted from the outside by defining an outputted signal of a pseudo random signal generator 104 as a control signal by a selector 103.例文帳に追加

遅延したクロックである遅延素子１０２の出力１２２と、外部から入力されたシステムクロック１２１を、擬似ランダム信号発生器１０４の出力信号を制御信号とし、セレクタ１０３で切り替え、内部クロック１２４を発生させるクロックのスペクトラム拡散回路。 - 特許庁

The synchronous operation control circuit 20 also has: an oscillation circuit 30 outputting an oscillation clock signal having a predetermined frequency; a selection circuit 32 outputting the synchronization clock signal Sb or the oscillation clock signal; and a frequency multiplication circuit 34 outputting the system clock signal obtained by multiplying the output signal of the selection circuit 32 by n.例文帳に追加

所定周波数の発振クロック信号を出力する発振回路３０と、同期クロック信号Ｓｂ又は発振クロック信号を出力する選択回路３２と、その出力信号をｎ逓倍したシステムクロック信号を出力する周波数逓倍回路３４を備える。 - 特許庁

A transmission clock circuit 51 of a transmission timing adjusting unit 5 applies timing adjustment to frequency divided output of a system clock (SYSCLK) according to timing control data Dt outputted from a control circuit 57, and outputs a transmission clock (TXCLK) synchronized with a reproduction clock (RXCLK).例文帳に追加

送信タイミング調整部５の送信クロック生成回路５１は、システムクロック（ＳＹＳＣＬＫ）の分周出力を、制御回路５７から出力されるタイミング制御情報Ｄｔに応じてタイミング調整し、再生クロック（ＲＸＣＬＫ）に同期した送信クロック（ＴＸＣＬＫ）を出力する。 - 特許庁

The period for reading the data from the SDRAM is detected, and the phase of a clock for the SDRAM is advanced, only during the period for reading the data, against the phase of the internal clock for operating the system so that the wiring delay of a clock line for transferring the clock for the SDRAM and a data line is cancelled out.例文帳に追加

ＳＤＲＡＭからデータを読み出す期間を検出し、ＳＤＲＡＭ用クロックを伝送するためのクロック線及びデータ線の配線遅延を相殺するように、データを読み出す期間だけ、ＳＤＲＡＭ用クロックの位相をシステムを動作させるための内部クロックに対して進める。 - 特許庁

When the interruption is detected, the buffer control circuit 135 executes the switching to the other system, and the normal system clock 132 is outputted.例文帳に追加

断が検出されたときにはバッファ制御回路１３５が他系への切り替えを行わせ、正常なシステムクロック１３２を出力させる。 - 特許庁

The rate conversion circuit 2 outputs a luminance signal and a color difference signal in a time division multiplex system by using a system clock with a high frequency.例文帳に追加

レート変換回路２からは高周波のシステムクロックにより、輝度信号及び色差信号が時分割多重方式で出力される。 - 特許庁

The DAC unit 2 converts the multiplexed data to analog signals synchronizing with a system clock signal, and outputs them.例文帳に追加

ＤＡＣ部２は、システムクロック信号に同期して多重化データをアナログ信号に変換して出力する。 - 特許庁

To provide a computer system controlling an unused memory clock signal to be interrupted and its method.例文帳に追加

未使用のメモリクロック信号を遮断できるように制御するコンピューターシステム及びその方法を提供する。 - 特許庁

To provide a backup battery system for being used together with the real time clock of an on-board device controller.例文帳に追加

オンボードのデバイス・コントローラのリアルタイム・クロックと共に使用するためのバックアップ・バッテリ・システムを提供する。 - 特許庁

SYSTEM AND DEVICE FOR MULTIPLEXING ATM, AND CLOCK- SUBORDINATING METHOD BETWEEN CBR TERMINALS例文帳に追加

ＡＴＭ多重化通信システム、ＡＴＭ多重化装置およびＣＢＲ端末装置間クロック従属方法 - 特許庁

SYSTEM AND METHOD TO OVERCOME WANDER ACCUMULATION TO ACHIEVE PRECISION CLOCK DISTRIBUTION OVER LARGE NETWORKS例文帳に追加

揺らぎの蓄積を克服して大きなネットワーク上で精密なクロック分配を達成するシステムおよび方法 - 特許庁

To provide a new technique in the technique for transmitting a clock signal of a spread spectrum system.例文帳に追加

スペクトラム拡散方式のクロック信号を伝達する技術において、新たな技術を提供すること。 - 特許庁

To provide an interface circuit that detects a phase relation between data and a clock during a memory access operation without decreasing the performance of a system.例文帳に追加

システムのパフォーマンスを低下させずに、メモリアクセス時のデータとクロック間の位相関係を検出する。 - 特許庁

The system increases the power source voltage of the circuit 10 in the same phase increase of the frequency of the circuit clock C.例文帳に追加

システムは回路１０の電源電圧を、回路クロック周波数Ｃの増加と同位相で増加させる。 - 特許庁

SYSTEM AND METHOD FOR ADJUSTING PHASE ANGLE OF DATA CLOCK SIGNAL REPRODUCED FROM RECEIVED DATA SIGNAL例文帳に追加

受信デ—タ信号から再生したデ—タ・クロック信号の位相角を調整するためのシステムおよび方法 - 特許庁

The clock system 1 includes: a CR oscillator circuit 11; a crystal oscillator circuit 12; and a trimming circuit 15.例文帳に追加

クロックシステム１は、ＣＲ発振回路１１、水晶発振回路１２、及びトリミング回路１５を含む。 - 特許庁

This notice system includes an alarm clock for performing sound emitting processing of emitting an alarm sound, and a notice device.例文帳に追加

報知システムは、アラーム音を放音する放音処理を行う目覚まし時計と、報知装置とを備える。 - 特許庁

To provide an electronic clock not causing system down in transition from a power saving mode to a display mode.例文帳に追加

節電モードから表示モードに移行する際に、システムダウンを起こすことのない電子時計を提供する。 - 特許庁

To provide a data processing system having a synchronizing interface, a partitioning clock and an I/O logic controller structure.例文帳に追加

同期インタフェースと、区分化クロックおよびＩ／Ｏ論理コントローラ構造を有するデータ処理システムの提供。 - 特許庁

The system clock reports seconds and microseconds since a start point, defined to be the POSIX Epoch: Jan 1, 1970, 0:00 UTC. 例文帳に追加

システムクロックは、POSIX における紀元 (Epoch):Jan 1, 1970, 0:00 UTC で定義された開始時点からの秒とミリ秒を表す。 - JM

INTERFACE CIRCUIT, DATA PROCESSING CIRCUIT, DATA PROCESSING SYSTEM, INTEGRATED CIRCUIT AND CLOCK OUTPUT METHOD FOR INTERFACE CIRCUIT例文帳に追加

インターフェース回路、データ処理回路、データ処理システム、集積回路、インターフェース回路のクロック出力方法 - 特許庁

The reconfigurable image processing system includes a PCI bus interface chip, a clock control chip and a data path chip.例文帳に追加

再構成可能イメージ処理システムは、ＰＣＩバスインターフェースチップ、クロック制御チップおよびデータパスチップをも含む。 - 特許庁

A memory system includes a first storage element, a data source, a first element, a second element, and a ripple clock.例文帳に追加

メモリシステムは、第１の記憶素子、データソース、第１のエレメント、第２のエレメントおよびリップルクロックを備える。 - 特許庁

To solve a problem of a cost increase caused by having an oscillator peculiar to a print part separately from an oscillator for forming a system clock.例文帳に追加

システムクロックを生成する発振子と印刷部固有の発振子を別に持つことによるコスト増。 - 特許庁

In an adhesion type system capable of receiving a ferromagnetic field, a clock frequency is accelerated for accelerating processing.例文帳に追加

強磁界を受電可能な密着型システムではクロック周波数を速くして高速処理化する。 - 特許庁

To provide an alarm clock system for smoothly and sufficiently introducing a user to an awake state.例文帳に追加

利用者をスムーズかつ十分に覚醒するように導くことができる目覚し時計システムを提供する。 - 特許庁

To provide an accurate reference clock for generating base station's wireless transmissions of a wireless telephone system.例文帳に追加

無線電話システムの基地局の無線送信を生成するための正確な基準クロックを提供すること。 - 特許庁

A job operation management control system 1 recognizes in which of normal and test operation modes a job is operated by referring to operation mode flag data 6 and when it is operated in the test mode, acquires time not from a system clock function 3 as a clock function of a computer system but a job operation management clock function 7 to generate unique time.例文帳に追加

ジョブ運用管理制御システム１は、動作モードフラグデータ６を参照し、通常およびテストのいずれの運用モードで動作するのかを認識し、テストモードの場合に、コンピュータシステムの時計機能であるシステム時計機能３からではなく、独自の時刻を生成するジョブ運用管理時計機能７から時刻を取得する。 - 特許庁

A system clock CLK and a synchronizing signal SYN for operating head data are generated based on the counted value of the counter CPC.例文帳に追加

システムクロックCLK 及び、ヘッドデータ処理用同期信号HDSYN は、カウンタCPC の計数値に基づいて生成される。 - 特許庁

AUTOMATION SYSTEM AND METHOD FOR CLOCK TIME, PROCESS AND/OR MACHINE OPTIMIZATION例文帳に追加

クロックタイムの最適化、プロセスの最適化及び／又は機械の最適化のための自動化システム及びその方法 - 特許庁