「system clock」に関連した英語例文の一覧と使い方(44ページ目) - Weblio英語例文検索

A semiconductor device is provided with a phase comparator 104 for comparing a reference clock CKin having the reference frequency and a synchronizing signal generated from the reference frequency, and a PLL circuit having a delay control system (102, 103, 105) for controlling delay of a synchronizing signal, responding to a compared result by the phase comparator 104.例文帳に追加

半導体装置は、基準周波数を有する基準クロックＣＫinと基準周波数から生成される同期信号とを比較する位相比較器１０４と、位相比較器１０４による比較結果に応答して同期信号の遅延を制御する遅延制御系（１０２、１０３、１０５）とを有するＰＬＬ回路を備える。 - 特許庁

In switching a system clock frequency when switching the processing-contents of the electronic apparatus (camera 10), a main CPU 12 refers to the EEPROM 16 and controls the frequency of a pulse signal outputted from a triangular wave generation circuit 82 to switch the ON/OFF switching period (switching frequency) of power supply voltage.例文帳に追加

メインＣＰＵ１２は、電子機器（カメラ１０）の処理内容の切り換え時にシステムクロック周波数の切り換えられる際に、ＥＥＰＲＯＭ１６を参照して三角波発生回路８２から出力されるパルス信号の周波数を制御して電源電圧のオン／オフの切り換え周期（スイッチング周波数）を切り換える。 - 特許庁

A format signal transmitting clock CLK of each track is transmitted to a formatter system 15 from a pulse generator 13, and further a pit exposing data signal is transmitted to a control circuit 17 of short pit exposing beam intensity, then the short pit is formed by transmitting a pit forming signal to an optical modulator 3 from the circuit 17.例文帳に追加

パルスジェネレータ１３から各トラックのフォーマット信号送出クロックＣＬＫをフォーマッタシステム１５に送出し、さらに短ピット露光ビーム強度制御回路１７にピット露光データ信号を送出し、回路１７から光変調器３にピット形成信号を送出することにより、短ピットを形成する。 - 特許庁

A switching signal 35 is generated as a retiming switching signal 37, so as not to switch the systems by the rise or fall of these frequency dividing clocks 331 and 332 through a retiming circuit 36 and any one of first and second system frequency dividing clocks 331 and 332 is selected and outputted as an output clock 38.例文帳に追加

切替信号３５は、リタイミング回路３６によってこれら分周クロック３３_1、３３_2の立ち上がりあるいは立ち下がりで系が切り替わらないようなリタイミング切替信号３７として生成され、第１あるいは第２の系分周クロック３３_1、３３_2のいずれかを選択して、出力クロック３８として出力される。 - 特許庁

Jump destination information at the time of changing an angle is described in the navigation pack, cell reproduction information specifying a reproduction order is described in program chain information, and a STC discontinuous flag indicating necessary/unnecessary of reset of a system time clock is described in cell category of cell reproduction information.例文帳に追加

ナビゲーション・パックには、アングル変更時における飛び先情報が記述され、プログラム・チェーン情報には、再生順序を特定するセル再生情報が記述され、セル再生情報のセル・カテゴリーには、システム・タイム・クロックの再設定の要否を示すＳＴＣ不連続フラグが記載される。 - 特許庁

A cellular phone 100 comprises a GPS receiving function section 29 for measuring the period until a GPS signal reaches an antenna 28 from a GPS satellite, and a cellular phone function section 1 having a function of performing communication processing via a cellular phone network and network-synchronizing a system clock signal 10 used in the communication processing to the cellular phone network.例文帳に追加

携帯型電話機１００は、ＧＰＳ信号がＧＰＳ衛星からアンテナ２８に到達するまでの時間を計測するＧＰＳ受信機能部２９と、携帯電話網を介して通信処理を行うとともに、該通信処理で用いるシステムクロック信号１０を携帯電話網に網同期させる機能を有する携帯電話機能部１とを備える。 - 特許庁

The system clock interpolation circuit is provided with a synchronizing signal period detection circuit 7 that detects a period of a synchronization detection pulse 12 independently of a mask operation by a synchronization position mask signal 42 and when the detection circuit 7 confirms that the period of the detected synchronization detection pulse 12 is a normal period, the synchronization is locked again by the synchronization detection pulse 12 to reduce the time until synchronization re-locking.例文帳に追加

同期位置マスク信号４２によるマスク動作とは無関係に同期検出パルス１２の周期を検出する同期信号周期検出回路７を設け、これにより検出した同期検出パルス１２の周期が正規の周期であることが確認された時点で、その同期検出パルス１２による同期の再引き込みを行うことにより、同期再引き込みまでの時間を短縮する。 - 特許庁

In the image transmission system 10 having a transmitter 11 for converting a parallel image signal from the outside into a serial image signal and outputting the serial image signal and a receiver 12 for receiving the serial image signal from the transmitter 11, converting the serial image signal into a parallel image signal and outputting the parallel image signal to the outside, the receiver 12 is provided with a means for generating a clock signal.例文帳に追加

外部からのパラレル画像信号をシリアル画像信号に変換し、出力するトランスミッタ１１と、トランスミッタ１１からのシリアル画像信号を受信し、そのシリアル画像信号をパラレル画像信号へ変換し、外部へ出力するレシーバ１２を有する画像伝送システム１０において、レシーバ１２にクロック信号を生成する手段を備える。 - 特許庁

To specify an occurrence cause of an abnormality by monitoring a generated output at a power supply side by using a reservoir-type hot-water supply device or the like having a system that contains a clock and is constantly operated, and by monitoring each power by arranging a power measuring instrument that measures power at an electronic apparatus or the like in each place in home.例文帳に追加

本発明は、時計を内蔵して常に運転を行っているシステムを持つ貯湯式給湯装置等を利用することにより、電源側の発電電力、および家庭内各所の電子機器等における電力を測定する電力測定器を設けることで、それぞれの電力を監視し、異常の発生原因を特定することを可能にする。 - 特許庁

The three digital delay devices among the digital delay devices receive three convolutional bits in a stream according to a parallel system for each clock period, the digital delay devices receive provides at least six bits relating to a present bit, each of the digital gates receives a prescribed number of digital bits from the delay devices and outputs a bit symbol indicating bits in the parallel system.例文帳に追加

複数のディジタル遅延デバイスの３つのディジタル遅延デバイスは、各クロック期間においてパラレル方式でストリームにおける３つの畳込みビットを受取り、複数のディジタル遅延デバイスは現ビットに関係する少なくとも６つのビットを与え、複数のディジタル・ゲートの各々は一定の数のディジタル・ビットを前記遅延デバイスから受取り、パラレル方式においてビットを表示するビット・シンボルを出力する。 - 特許庁

Thus, the circuit can deal with a system capable of varying a system clock frequency.例文帳に追加

同期処理回路の水平基準データをクロック周波数によって可変できるようにし、水平基準周期データを固定値から可変データ設定回路を設け、クロック周波数と入力信号から基準周波数設定を行い、基準周波数とのクロックシフト量の設定から自動的に水平基準周期データを算出するモードと、直接ファンクションで水平基準周期データを設定するモードの２モードを回路に追加し、システムクロック周波数を可変できるシステムに対応可能とした。 - 特許庁

The control unit 30 includes: a detection circuit 32 for detecting a floating state of at least either of a power supply terminal TV connected to a host side power supply terminal TVH supplied with a power supply voltage VDD from a host device 10 and a ground terminal TG connected to a host side ground terminal TGH supplied with a ground voltage VSS from the host 10; and a mask processing unit 34 for performing mask processing on a system clock SCK.例文帳に追加

制御部３０は、ホスト装置１０からの電源電圧ＶＤＤが供給されるホスト側電源端子ＴＶＨに接続される電源端子ＴＶ及び、ホスト装置１０からのグランド電圧ＶＳＳが供給されるホスト側グランド端子ＴＧＨに接続されるグランド端子ＴＧの少なくとも一方のフローティング状態を検出する検出回路３２と、システムクロックＳＣＫのマスク処理を行うマスク処理部３４を有する。 - 特許庁

A system for performing the function test of the microcomputer by impressing a test signal by a tester to the microcomputer and detecting its expected value is provided with a test synchronizing signal generation circuit 1 generating the timing of detecting an input signal asynchronously inputted to the reference clock of the microcomputer as a test synchronizing signal, and the test synchronizing signal by the circuit 1 is supplied to the tester.例文帳に追加

マイクロコンピュータにテスタによるテスト信号を印加し、その期待値を検出することによりマイクロコンピュータのファンクションテストを行うものにおいて、マイクロコンピュータの基準クロックに対して非同期に入る入力信号を検出するタイミングをテスト同期信号として発生するテスト同期信号発生回路１を設け、テスト同期信号発生回路１によるテスト同期信号を前記テスタに供給する。 - 特許庁

This radio monitoring device comprises a microprocessor having an input port for reading the input contact information voltage inputted by a signal from a monitored system, a crystal oscillator for giving correct clock to the microprocessor, a control output relay controlled by a control program accumulated inside of the microprocessor, and a contact of the control output relay connected to a power source circuit of the radio monitoring device controlled by the control output relay.例文帳に追加

被監視システムからの信号によって入力された入力接点情報電圧を読み込むための入力ポートを持ったマイクロプロセッサと、該マイクロプロセッサに正確なクロックを与えるための水晶発振器と、前記マイクロプロセッサ内部に蓄積してある制御プログラムによって制御される制御出力リレーと、該制御出力リレーによって制御される無線監視装置に有する電源回路に接続された制御出力リレーの接点を備えたものである。 - 特許庁

A frequency recovery system synchronizes a data stream received, contains a first timing signal generator which receives the data stream, extracts timing information included in the data stream, and is structured for outputting a first timing signal based on the extracted timing information; a clock source for providing a second timing signal; and a data module for receiving the data stream to output the data stream at a requested speed.例文帳に追加

本発明による受信されたデータストリームを同期するための周波数回復システムは、データストリームを受信し、データストリーム内に含まれるタイミング情報を抽出し、抽出されたタイミング情報に基づいて第１のタイミング信号を出力するために構成された第１のタイミング信号発生器、第２のタイミング信号を提供するためのクロックソース、および、データストリームを受信し、そのデータストリームを要望される速度にて出力するためのデータモジュールを含む。 - 特許庁

The timing reproduction device equipped in a receiving device of a spread spectrum communication system includes: a baseband component extraction section (8) for extracting a baseband signal from a despread reception signal; and a timing reproduction section (9) which converts the extracted baseband signal into a power value and produces a reference clock of latch timing of the baseband signal outputted from the baseband component extraction section (8) based on the power value.例文帳に追加

本発明は、スペクトラム拡散通信システムの受信装置が備えるタイミング再生装置であって、逆拡散後の受信信号からベースバンド信号を抽出するベースバンド成分抽出部（８）と、抽出されたベースバンド信号を電力値へ変換し、電力値に基づいて、ベースバンド成分抽出部（８）から出力されるベースバンド信号のラッチタイミングの基準クロックを生成するタイミング再生部（９）と、を備えている。 - 特許庁