「system clock」に関連した英語例文の一覧と使い方(41ページ目) - Weblio英語例文検索

This system is provided with a frequency dividing function part 2 for frequency-dividing a clock source 1, a reference address generation part 3 for generating and outputting a random address by address start signals 6 from the frequency dividing function part 2 and a reference data storage memory part 4 for providing the frequency dividing function part 2 with a frequency division numerical value 8.例文帳に追加

クロック源１を分周する分周機能部２と、分周機能部２からのアドレス開始信号６にてランダムアドレスを生成出力する参照アドレス生成部３と、分周機能部２へ分周数値８を提供する参照データ格納メモリ部４を有している。 - 特許庁

When a CPU detects abnormalities of the crank signal system, a selector switch 111 is switched and controlled so that the ignition and injection angle counter 112 may be used as a free run counter to be operated by a time clock, and a control signal for controlling the engine is generated on the basis of a value of the counter.例文帳に追加

ＣＰＵはクランク信号系の異常を検出すると、点火・噴射用角度カウンタ１１２を時間クロックで動作するフリーランカウンタとして用いるべく切替スイッチ１１１を切り替え制御し、このカウンタの値に従ってエンジンを制御するための制御信号を発生する。 - 特許庁

A composite machine counts the number (n) of packets that a communication interface receives irrelevantly to whether the received packets are addressed to itself (S130), and sets the value of the least significant digit bit of a system clock to a random number constituting a seed when the number of received packets reaches a threshold (S160).例文帳に追加

複合機は、通信インタフェースが受信したパケットが自装置宛のパケットであるか否かに拘らず、受信パケットの数ｎをカウントし（Ｓ１３０）、受信パケット数が閾値に達したときのシステムクロックの最小位ビットの値を、シードを構成する乱数に設定する（Ｓ１６０）。 - 特許庁

Thus, the frequency F2 determined by the second variable resistor 122 is made to be the center part of a frequency, and the frequency F1 determined by the first variable resistor 121 is made to be a variation, and the frequency obtained by synthesizing both of them is outputted from the VCO part 101 as the system clock.例文帳に追加

これによって、第２の可変抵抗器１２２によって決まる周波数Ｆ２が周波数の中心部分となり、第１の可変抵抗器１２１に決まる周波数Ｆ１が変動分となって両者を合成した周波数がＶＣＯ部１０１からシステムクロックとして出力される。 - 特許庁

To provide a reservation time setting device and a system capable of executing, easily and surely, setting of a reservation time of a cooking domestic electric appliance, by providing a communication function in an appliance having an alarm time setting function such as an alarm clock, and connecting the appliance to the cooking domestic electric appliance having the same communication function.例文帳に追加

目覚まし時計のようなアラーム時刻設定機能を有する機器に通信機能を設け、同じく通信機能を有する調理家電機器と接続することにより、調理家電機器の予約時刻の設定を容易かつ確実に行うことができる予約時刻設定装置及びシステムを提供する。 - 特許庁

The system performing the program recording method is constituted of a microcomputer 1, an IC 2 for clock and a processing block 4 provided with a disk-like recording device (digital information recording medium) 3 controlled by the microcomputer 1 as shows in the diagram 1.例文帳に追加

図１に示すように、番組の記録方法を実行するシステムは、マイコン１と、時計用ＩＣ２と、マイコン１に制御される円盤型記録装置（デジタル情報記録媒体）３を備えた処理ブロック４とから概略構成される。 - 特許庁

To provide a low-cost, easily packaged and fully self-contained data rate detector and a method of data rate autodetection that allows selection of the data rate of an incoming data signal without an external control signal or complicated clock recovery system.例文帳に追加

低コストで実装し易く完全に自立式のデータ速度検出器、ならびに外部制御信号や複雑なクロック回復方式なしに着信デジタル信号のデータ速度の選択を可能にするデータ速度自動検出方法を提供すること。 - 特許庁

To provide a standard long wave transmission system for receiving a standard long wave at a low cost in a simple configuration in a building wherein a shield member is employed so as to correct the time in a receiver such as a wave clock.例文帳に追加

遮蔽部材が用いられている建造物内で簡易な構成により低コストで長波標準電波を受信して、電波時計のような受信装置の時刻を修正させるようにした長波標準電波伝送システムを提供すること。 - 特許庁

In order to measure a pulse interval for encoding data information by utilizing a high frequency signal always existing in a current system as a logic clock independent of a coded data signal, an edge detector 10 generates an edge pulse when the coded signal is transited.例文帳に追加

コード化データ信号から独立したロジック・クロックとして現在のシステムに常に存在する高周波信号を利用し、データ情報をエンコードするパルス間隔を計測するため、エッジ検出器１０により、コード化信号の遷移時にエッジ・パルスを生成する。 - 特許庁

Continuous transfer of a plurality of data types is made possible by one system of transfer path by providing a clock signal for synchronizing the timing for transferring the data on the transmitting side/receiving side and a sync signal for identifying the minimum data transfer unit.例文帳に追加

送信側・受信側でデータを転送するタイミングの同期を取るクロック信号と、最小データ転送単位を識別する為のシンク信号を設けることで、一系統の転送経路で、複数のデータ種の連続転送を可能とする。 - 特許庁

Intermediate signal synchronous with system clock of a device is generated, in which the asynchronous DS3 signal is housed by pulse staff synchronous process, which is synchronously received in the SDH signal for transmission.例文帳に追加

装置のシステムクロックに同期した中間信号を発生し、この発生した中間信号に非同期ＤＳ３信号をパルススタッフ同期処理して収容し、この非同期ＤＳ３信号をスタッフ同期収容した中間信号をＳＤＨ信号に同期収容して伝送する。 - 特許庁

The serial communication system 1 includes a first device 2 and a second device 3 and the first device 2 and the second device 3 start mutual communication on the basis of a serial clock generated by the second device 3.例文帳に追加

本発明のシリアル通信システム１は、第１のデバイス２と第２のデバイス３とを有し、第１のデバイス２と第２のデバイス３とは、第２のデバイス３が生成したシリアルクロックに基づいて、相互通信を開始するシリアル通信システムである。 - 特許庁

To provide a control/monitor signal transmission system that superimposes first and second control signals and a monitor signal on a clock signal, uses the one for transmission of high-speed data, the other for transmission of low speed data and properly decides the cycle of the transmission.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に第１及び第２の制御信号及び監視信号とを重畳し、一方を高速データの伝送に用い他方を低速データの伝送に用いその伝送のサイクルを適切に定めることを目的とする。 - 特許庁

To provide an integrated circuit, and a design system for its circuit and test data (clock timing), for reducing an effect of LSI operation on delay time or instantaneous power consumption owing to a shift operation in performing LSI test without causing a load on a chip area.例文帳に追加

ＬＳＩの動作時の遅延時間への影響や、チップ面積への負担を伴うことなくＬＳＩテスト時のシフト動作の瞬時的な消費電力を低減する、集積回路とその回路やテストデータ（クロックタイミング）設計システムを提供する。 - 特許庁

When transmitting a source video signal to a display output signal processing system, the same transmission clock is used for HD and SD and a frame reference signal is inserted at a data position a predetermined number of clocks before a field effective data starting position within a frame of transmission data.例文帳に追加

表示出力信号処理系にソース映像信号を伝送するのにあたり、ＨＤとＳＤとで同じ伝送クロックを用い、伝送データのフレーム内におけるフィールド有効データの開始位置から所定クロック数だけ前方となるデータ位置に対して、フレーム基準信号を挿入する。 - 特許庁

To provide a processing system capable of transmitting data at a further high speed through a bus between a peripheral device and a processor without reducing the clock frequency of the according to the peripheral device having a low-speed storage device, and an access control circuit and method therefor to the storage device.例文帳に追加

低速な記憶装置を有する周辺装置に合わせてバスのクロック周波数を低下させることなく、周辺装置と処理装置とがバスを介してより高速にデータを伝送できる処理システム、および記憶装置に対するアクセス制御回路とその方法を提供する。 - 特許庁

To provide a simulation device capable of making simulation time shorter than the time required for conventional cycle-based simulations when a system including a first and a second circuit block operating on the basis of periodic clock input is simulated.例文帳に追加

周期的なクロック入力に基づいてそれぞれ動作する第１回路ブロックと第２回路ブロックとを含むシステムをシミュレーションする場合に、従来のサイクルベースシミュレーションよりシミュレーション実行時間を短縮することができるシミュレーション装置を提供する。 - 特許庁

This data transfer system is provided with a means for hitting a data signal and a control signal between a master module and a slave module by the same number of times by a Clock signal for relaying data transfer between the modules while maintaining the signal protocol of the data signal and the control signal.例文帳に追加

マスタ・モジュールとスレーブ・モジュール間のデータ信号および制御信号を、それぞれＣｌｏｃｋ信号で同じ回数だけ叩くことにより、データ信号と制御信号の信号プロトコルを維持しながら、前記モジュール間のデータ転送を中継する手段を持つ。 - 特許庁

In an image print system where image data delivered from a host computer 101 is outputted from a printer 201 connected with the host computer and printed, the host computer 101 delivers its own clock data to the printer 201 before the image data is delivered.例文帳に追加

ホストコンピュータ（１０１）から送出される画像データを、該ホストコンピュータに接続されたプリンタ（２０１）から出力してプリントする画像プリントシステムにおいて、ホストコンピュータ（１０１）は、画像データ送出に先立って自身が有する時計データをプリンタ（２０１）へ送出する。 - 特許庁

To provide a PON system by which a reference clock signal for synchronization on the station side is transmitted to the side of subscriber's houses without performing special communication between an optical line terminal of the station side and individual optical line terminal of the subscriber side.例文帳に追加

本発明は、局側終端装置と個々の加入者側終端装置との間で特別な通信を行うことなく、局側の同期用基準クロック信号を加入者宅側に伝達することが可能なＰＯＮシステムを提供することを目的とする。 - 特許庁

A controller 4 forecasts a lowest outdoor air temperature when restarting a system after stopping of driving of a vehicle based on localization data of the vehicle taken in by a localization data receiver 45 such as a GPS and date data obtained from a clock 42 or the like.例文帳に追加

ＧＰＳ等の測位データ受信器４５により取り込まれた車両の測位データと、時計４２等から取得した日付けデータとに基づき、制御コントローラ４が、車両の運転を停止させた後のシステム再始動時における最低外気温を予測する。 - 特許庁

To make selectable the application, and make issuable a warning by adding error information accumulated every time when time information transmitted by a relay method in a master-and-slave clock system is relayed concerning the time information, and improving the convenience of using the time information.例文帳に追加

親子時計システム内にリレー式に伝達される時刻情報に関してリレーされる毎に累積される誤差情報を時刻情報に付加して、時刻情報を使用する際に利便性を向上させ、使用用途の選択や警告を発することができるようにする。 - 特許庁

In such a case, the clock to be used for A/D conversion and writing to the digital filter, the linear interpolation circuit and the FIFOs is set to a rate at which the A/D conversion characteristics of the wide dynamic range can be obtained regardless of a system-specific symbol rate.例文帳に追加

ここで、ＡＤ変換、デジタル・フィルタ、線形補間回路、及びＦＩＦＯへの書き込みに使用するクロックを、システム固有のシンボル・レートに関係なく、広ダイナミックレンジのＡＤ変換特性を得ることが可能なレートにする。 - 特許庁

The system is provided with a clock generating unit which has a test circuit corresponding to a device to be tested having a test circuit responding to a test signal and which supplies first clocks corresponding to operational frequencies of a test device being normal and the device to be tested to the test device and the device to be tested.例文帳に追加

テスト信号に応答するテスト回路を有する被テストデバイスに対応したテスト回路を持ち、正常とされたテストデバイス、被テストデバイスの動作周波数に対応した第１クロックをテストデバイス及び被テストデバイスに供給するクロック生成装置を設ける。 - 特許庁

In an information processing system 1, while any error occurs due to clock noise when a host 2 is transmitting data to a memory card 3, or while the host 2 is receiving data from the memory card 3, the host 2 changes the data width from 4-bit to 1-bit to conduct the second retry operation.例文帳に追加

情報処理システム１において、ホスト２がメモリカード３にデータを送信中、またはホスト２がメモリカード３からのデータ受信中にクロックノイズが原因でエラーが発生すると、ホスト２は、データ幅を４ビットから１ビットに変更し２回目のリトライ動作をする。 - 特許庁

To provide sender side and receiver side communication terminals connected with each other via a network whereby a system clock can automatically be synchronized with each other and the receiver side communication terminal can display video and audio transmitted from the sender communication terminal asynchronously.例文帳に追加

本発明は、ネットワークを介して互いに接続された複数の通信端末間で自動的にシステムクロックの同期をとることができ、通信端末から送信された映像と音声がずれることなく受信側の通信端末上で表示させることができる通信端末装置を提供する。 - 特許庁

To discover a cause of erroneous control in a short time by leaving a history of communication at each control unit efficiently and without using a clock function in an electronic control system for a vehicle consisting of a plurality of control units capable of data communication.例文帳に追加

データ通信可能な複数の制御装置からなる車両用電子制御システムにおいて、各制御装置での通信の履歴を、時計機能を利用することなく、しかも、効率よく残すことで、誤制御の原因を短時間で究明できるようにする。 - 特許庁

The output is expressed by a row of discrete pints with an interval corresponding to the period of the sampling clock CL, thus instantly determining whether or not a servo system is operated ideally, depending on whether or not the displacement of each point is at a constant interval.例文帳に追加

この出力はサンプリングクロックＣＬの周期に対応する間隔を有する離散的な点列により表現されており、各点の変位が一定間隔となっているか否かにより、サーボ系が理想的に運転されているか否かを即座に判定することができる。 - 特許庁

To provide a video display system capable of minimizing the number of video distribution units in use even when the limit of a clock frequency for display data synchronization is exceeded because of the number of display units which are connected in a lateral direction.例文帳に追加

横方向に接続する表示ユニット数により表示データ同期用のクロック周波数の制限が超えた場合でも、その周波数制限の範囲内で映像分配ユニットの使用個数を最小限に抑えることができる映像表示システムを得る。 - 特許庁

To improve accuracy of measuring a cycle of a wobble signal by shortening a necessary recovery time at the time of re-synchronizing a reproduction clock with the reproduction data of a disk recorded by a phase modulated wobble system in a PLL circuit of an information recording and reproducing device.例文帳に追加

情報記録再生装置のＰＬＬ回路において、位相変調ウォブル方式で記録されたディスクの再生データに再生クロックを再同期させるときの回復に要する時間を短かくし、ウォブル信号の周期の測定精度を向上させる。 - 特許庁

A chip select signal the inverse of CS, a write enable signal the inverse of WE and a write data signal DIN which are outputted from the outside in the same manner are synchronized with the system clock signal CLK so as to be inputted to the respective latches 81 to 83 inside the latch circuit 8.例文帳に追加

同じく外部から入力されるチップセレクト信号／ＣＳ、ライトイネーブル信号／ＷＥ、書き込みデータＤＩＮは、システムクロック信号ＣＬＫに同期してラッチ回路８の各々のラッチ８１〜８３に入力される。 - 特許庁

Rate detection circuits 19-22 calculate the transmission rate of each channel based on the system clock from a frame counter 31, outputs from flip-flop circuits 11-14 and outputs from AND circuits 15-18, detects channel information and outputs.例文帳に追加

レート検出回路１９〜２２各々はフレームカウンタ３１からのシステムクロックとフリップフロップ回路１１〜１４からの出力とアンド回路１５〜１８からの出力とを基に各チャネルの伝送速度を算出し、回線情報を検出して出力する。 - 特許庁

To prevent an abnormality of display from occurring by using an interface circuit not employing a LVDS system, recognizing the normality/ abnormality of a pixel clock inputted externally, and halting the supply of a picture signal to a driver of a liquid crystal display device in the case of an abnormality.例文帳に追加

ＬＶＤＳ方式を採用しないインタフェース回路を用い、外部から入力する画素クロックの正常／異常を認識し、異常の場合には液晶表示装置のドライバへの画像信号の供給を停止して表示異常の発生を回避する。 - 特許庁

To provide a data interface device for SDRAM access using a clock to be used for an SDRAM and a selective data capture system in order to improve the operating speed of an SDRAM interface and to match data at the time of inputting/outputting SDRAM data.例文帳に追加

SDRAMインタフェースの動作速度の向上とSDRAMデータ入出力の時のデータを整合させるようにSDRAMに使用されるクロックと選択的データキャプチャ方式を利用するSDRAMアクセスのためのデータインタフェース装置を提供する。 - 特許庁

The host computer 10 writes valid data transferred from the memory controller 20 in the first data buffer, transfers a write burst data block to the second data buffer to write it and outputs the write burst data block to the system bus 11 in a valid data transfer clock cycle.例文帳に追加

ホストコンピュータは、メモリコントローラから転送される有効データを第１のデータバッファに書き込み、ライトバーストデータブロックを第２のデータバッファに転送して書き込み、かつライトバーストデータブロックを有効データ転送クロックサイクルにシステムバスに出力する。 - 特許庁

The internal drawing is performed by comparing the value of a random number for the internal drawing for which the random number to be updated according to a system clock is extracted from a random number generation circuit and the extracted random number is worked by software with the generated table for the winning judgement.例文帳に追加

内部抽選は、システムクロックに従って更新される乱数を乱数発生回路から抽出し、該抽出した乱数をソフトウェアにより加工した内部抽選用の乱数の値を生成した当選判定用テーブルと比較することにより行う。 - 特許庁

A clock 1S of a frequency f_0 is impressed from the oscillator 1 of the lighting circuit 6 to a terminal CP of the system control part 7 in the converting circuit 10, and the lighting circuit 6 is controlled synchronously with the driving signals of the image sensors 8B, 8G and 8R.例文帳に追加

点灯回路６の発振器１からは、変換回路１０のシステム制御部７の端子ＣＰに周波数ｆ０のクロック１Ｓが印加されていて、イメージセンサ８Ｂ、８Ｇ、８Ｒの駆動信号に同期して前記点灯回路６が制御される。 - 特許庁

To lower a radiating noise level steadily and reduce a variation in noises caused by adverse effect of frequency diffusion and an apparent image noise in a system, in which a frequency diffusion clock is used as an image process operation of an output of a CCD line sensor.例文帳に追加

ＣＣＤラインセンサ出力の画像処理動作に周波数拡散クロックを用いる装置において、安定的に放射ノイズレベルを低減させ、周波数拡散の副作用として画像に現れるノイズのばらつきをなくし、見かけ上の画像ノイズの低減化を図る。 - 特許庁

To provide a time synchronization method, in which, among a plurality of number of terminals linked with each other over a network, when system such as GPS or a radio clock can not be used, time synchronization between a main station terminal and a receiving terminal is performed accurately in a short time.例文帳に追加

ネットワーク上でリンクされた複数の端末間において、ＧＰＳあるいは電波時計などのシステム利用不可時に、短時間で且つ高精度に主局端末と受信端末間の時刻同期が行える時刻同期方法を提供する。 - 特許庁

A communication controller 19 automatically transmits information of the storage device 17 to a user device control system 24 of a service base 23 from a PHS terminal 22 by mail software 20 and a modem 21 at time decided by a clock timer 15 or by a transmission requesting trigger from an external part.例文帳に追加

通信コントローラ１９は、記憶装置１７の情報を、時計タイマー１８で決められた時刻、または、外部からの送信依頼トリガーによって、メールソフト２０とモデム２１によりＰＨＳ端末２２から、自動的にサービス拠点２３のユーザ装置管理システム２４に送信する。 - 特許庁

The PLL sections 10-1-10-8 use the corrected PCR received from the offset addition section 9 and a system clock from any corresponding one of voltage controlled crystal oscillator(VCXO) 11-1-11-8 so as to match program clocks corresponding to transport streams.例文帳に追加

PLL部１０−１乃至１０−８は、オフセット値付加部９から入力された補正済みのPCR値、および、対応する電圧制御水晶発振器(VCXO)１１−１乃至１１−８からのシステムクロックを用いて各トランスポートストリームに対応するプログラムクロックを整合する。 - 特許庁

To provide an image processing system, etc. which can execute image processing according to various image modes in a state of simplifying a configuration of an image processing circuit and that of an output circuit for outputting a reference clock or the like to the image processing circuit.例文帳に追加

画像処理回路と当該画像処理回路に基準クロック等を出力する出力回路の構成を簡素化した状態で、種々の画像モードに応じて画像処理を実行することが可能な画像処理システム等を提供すること。 - 特許庁

A virtual holder storing management information for utilizing content data is specified by cooperation of a system control part 120 and a drive control part 106 in consideration of preparation date of content data obtained from a clock circuit 125 through a system control part 120 as well as information about date of schedule information obtained from a schedule memory 123 through the system control part 120.例文帳に追加

システム制御部１２０を通じて時計回路１２５から取得されるコンテンツデータの作成日時だけでなく、システム制御部１２０を通じてスケジュールメモリ１２３から取得されるスケジュール情報の日時に関する情報をも考慮して、システム制御部１２０とドライブ制御部１０６とが協働し、コンテンツデータを利用するための管理情報の登録場所である仮想フォルダを特定する。 - 特許庁

Since such an image processing clock generating means 12 and a control/modulation means 14 for semiconductor lasers LD1, LD2 are incorporated in one IC circuit 1, parts for interfacing an electrical system and an optical system can be collected on the periphery of a write optical part resulting in a small and inexpensive imaging system advantageous for taking measures against EMI.例文帳に追加

このような画像処理クロック生成手段１２と半導体レーザＬＤ１，ＬＤ２に対する制御・変調手段１４とを１つのＩＣ回路１内に有するので、書込光学部品の周辺に電装系と光学系とのインタフェースを行なう部品をまとめられ、小型・低廉でＥＭＩ対策上も有利となる。 - 特許庁

An optimizing procedure is executed by a calibration phase called by a user or the system at every time when an alteration such as addition or deletion of slave stations 11-2 to 11-N, change of data/clock lines, and some alteration possibly affecting electric characteristics and timing characteristics of the two-wire type communication system is introduced into the system.例文帳に追加

最適化手順は、スレーブ・ステーションの追加または削除、データ/クロックラインの変更、もしくは２線式通信システムの電気的特性およびタイミング特性に影響する可能性がある何らかの変更などの変更が、システムに導入されるたびに、ユーザまたはシステムによって呼び出される校正フェーズで実行される。 - 特許庁