「system clock」に関連した英語例文の一覧と使い方(39ページ目) - Weblio英語例文検索

In one mode M1 of this system, during the playback of moving image data, a CPU 1 supplies time base control signals according to the tempo clock expressing tempo of performed music from tempo-detecting mechanisms TC, TM to a time base control section 71.例文帳に追加

このシステムの或るモードＭ１では、動画データ再生中、ＣＰＵ１は、テンポ検出機構ＴＣ，ＴＭからの演奏音楽の演奏テンポを表わすテンポクロックに応じた時間軸制御信号を時間軸制御部７１に供給する。 - 特許庁

Loyalty management system B comprises the counter Ac, the clock At, a web camera B1 for photographing the operating part of manufacturing equipment A, and a recording computer B2 capable of exchanging information including images with the web camera B1 via the Internet I.例文帳に追加

ロイヤリティ管理システムＢは、カウンタＡｃと、時計Ａｔと、製造装置Ａの作動部分を撮影するＷｅｂカメラＢ１と、当該ＷｅｂカメラＢ１とインターネットＩを介して画像を含む情報の交換が可能な記録用コンピュータＢ２から構成されている。 - 特許庁

This system 10 includes a trackable time generating mechanism which generates a trackable time value and a master node having a master clock which synchronizes a master time value with the trackable time and distributes a master time value to slave blocks through the communication link 12.例文帳に追加

該システムは、追跡可能な時刻値を生成する追跡可能時刻発生機構、および、追跡可能時刻値にマスター時刻値を同期させ、通信リンクを経由してマスター時刻値をスレーブ・クロックに分配するマスター・クロックを有するマスター・ノードを含む。 - 特許庁

To provide a noise avoidance device that can completely avoid all points of beat disturbance when plural points of beat disturbance exists, and also completely avoid beat disturbance caused by a harmonic noise when the cause to the beat disturbance results from the harmonic noise produced by a clock signal of a system.例文帳に追加

ビート妨害のポイントが複数あったとき、どのポイントも完全に妨害を回避することができ、ビート妨害の原因が、あるシステムのクロックが発生する高調波ノイズにあったとき、その原因となる高調波ノイズによるビート妨害を完全に回避することができるノイズ回避装置の提供。 - 特許庁

Since the boost amount can optionally be adjusted from an HF signal in an optional DVD system, the PLL clock recovery circuit provided to a jitter measurement device main body with one input can be locked and jitter can surely be measured.例文帳に追加

これにより、任意のＤＶＤシステムのＨＦ信号において、ブースト量を任意に調整することができるので、一入力のジッタ測定装置本体に具備されるＰＬＬクロック再生回路をロックさせることができ、ジッタを確実に測定することができる。 - 特許庁

To provide a spread spectrum communication system that can accurately detect a maximum correlation value without being affected by a frequency error of a reference oscillator by correcting a chip clock phase without using a highly accurate receiver-side reference oscillator.例文帳に追加

高精度の受信側基準発振器を使用することなくチップクロック位相の補正を行うことで、基準発振器の周波数誤差の影響を受けることなく最大相関値の正確な検出を可能にするスペクトラム拡散通信方式を提供する。 - 特許庁

Here, the intermediate server layer 2 sequentially stores transmission data from the lower server layer 1 in a record prepared for each tenant system, and adds, to the record, history information including the clock time of collecting the data stored last in the record to generate a common database.例文帳に追加

このとき、中間サーバ層２は、下位サーバ層１からの送信データを、テナントシステム毎に用意したレコードに順次格納すると共に、該レコードに最後に格納されたデータの収集時刻を含む履歴情報を該レコードに付加して共通データベースを作成する。 - 特許庁

This invention discloses a system and method that has a measurement device to discriminate a characteristic of the binary pulse bit stream and samples a pulse voltage level in excess of a voltage threshold level existing between delayed clock pulses in consecutive pulses of the binary pulse bit stream.例文帳に追加

本発明は、測定装置を有するバイナリパルスのビットストリームの特性を判定し、かつ二進化パルスビットストリームの連続パルスに対し各遅延クロックパルス間に電圧閾値レベルを超えるパルス電圧レベルをサンプリングする装置及び方法を開示する。 - 特許庁

To provide an input signal judgment method and a multiple operation unit system capable of suitably absorbing difference of judgment results when a plurality of operation units use individual clock and judge a condition of the same input signal.例文帳に追加

複数の演算ユニットで各別のクロックを用いて同一の入力信号の状態を判定する場合であれ、それら判定結果の食い違いを好適に吸収することのできる入力信号判定方法及びマルチ演算ユニットシステムを提供する。 - 特許庁

A vertical synchronizing signal in the laser beam system is inputted into the counter circuit B807, C808 as a signal for starting counting, and an output signal in the counter circuit B807 is inputted into the counter circuit A806 as a clock signal.例文帳に追加

また、カウンタ回路Ｂ８０７，Ｃ８０８にはカウント開始用の信号としてレーザビーム方式における垂直同期信号が入力され、カウンタ回路Ａ８０６にはクロック信号としてカウンタ回路Ｂ８０７の出力信号が入力されている。 - 特許庁

The bus arbitration system has a plurality of bus masters and arbiters, the plurality of bus masters transmit a bus occupancy request signal using a clock signal, receive a permission signal in response to it, when the permission signal is activated, occupy a bus and exchange data with a slave.例文帳に追加

複数のバスマスタ及びアービタを備え、複数のバスマスタはクロック信号を利用してバス占有要請信号を伝送し、それに応答して許可信号を受け、許可信号が活性化されればバスを占有してスレーブとデータをやり取りする。 - 特許庁

To provide a multivalued digital data transmitter, receiver, transmitter-receiver and data transmission system capable of surely detecting start timing of training without losing clock synchronization of each device in initializing data communication including the training of an automatic equalizer or the like.例文帳に追加

自動等化器等のトレーニングを含むデータ通信の初期化において、各装置のクロック同期が外れることがなく、かつ、トレーニングの開始タイミングを確実に検出できる多値デジタルデータ送信装置、受信装置、送受信装置、およびデータ伝送システムを提供する。 - 特許庁

To stably restore data and a clock even without changing special communication procedures of a rate change prenotice or the like in a multi-rate PON system wherein downstream communication between a station side device and each terminal device is performed at a plurality of transmission rates.例文帳に追加

局側装置と各端末装置との間の下り方向通信が複数の伝送レートで行われるマルチレートＰＯＮシステムにおいて、レート変更予告のような特殊な通信手順の変更を行わなくても、データとクロックを安定して復元できるようにする。 - 特許庁

The SPS receiver is provided with a radio receiver for measuring pseudoranges to a satellite turning around an orbit, a local real-time clock having an accuracy within three seconds of true SPS system time, and a communication channel for receiving retransmission of NAV data broadcast from a server.例文帳に追加

ＳＰＳレシーバは、軌道を回る衛星までの擬似距離を測定するための無線受信機と、真のＳＰＳシステム時刻の３秒以内の精度を有するローカルのリアルタイムクロックと、航法データ同報通信の再送信をサーバから受信するための通信チャネルとを有する。 - 特許庁

To provide a digital portable telephone system which stops the supply of power to multiple circuits as much as possible in a prescribed period when data are not transmitted/received and which can supply a symbol clock signal by the same phase as a previous one.例文帳に追加

データの送受信を行わない所定期間内に、できる限り多くの回路に対して電源供給を停止し、その再開の際には、シンボルクロック信号を前と同じ位相で供給できるデジタル携帯電話装置を提供する。 - 特許庁

An adder means adds the N-bit count value from the up/down counter and the N-bit addition output as the value of a 1st addition result together in specific arithmetic cycles and outputs the carry output pulse of the most significant digit of the addition as the system clock.例文帳に追加

加算手段が上記アップダウンカウンタからのＮビットのカウント値と前回の加算結果の値である（Ｎ＋１）ビットの加算出力値とを所定の演算周期で加算して、その加算結果の最上位のキャリー出力パルスをシステムクロックとして出力する。 - 特許庁

A DCXO 14 outputs a system clock clk as a reference signal to a phase generation circuit 5 so as to synchronize with a reference time code extracted from an MPEG decoder 12, and outputs a phase adjustment signal pase-shift at a predetermined timing.例文帳に追加

ＭＰＥＧデコーダ１２から抽出された基準時刻コードに位相同期するようにＤＣＸＯ１４は基準信号としてのシステムクロックｃｌｋを位相生成回路５に出力すると共に、所定のタイミングで位相調整信号pase-shiftを出力する。 - 特許庁

To provide a semiconductor device with a multiplexer which converts data to be input parallelly to high-rate series data without using a high-frequency clock, and to provide a method of controlling the semiconductor device and a data processing system using the semiconductor device.例文帳に追加

高い周波数のクロックを用いずに並列に入力させるデータを高レートの直列データに変換するマルチブレクサを備えた半導体装置、その制御方法、その半導体装置を用いたデータ処理システムを提供する。 - 特許庁

A clock signal CLK'[1] is output from a common control unit CCTLU to a PWM loading-type drive unit PSIP[1] having a reverse current detection circuit RIDET[1] in addition to a peak current control system, for example.例文帳に追加

例えば、ピーク電流制御方式に加えて、逆電流検出回路ＲＩＤＥＴ［１］を備えたＰＷＭ搭載型駆動ユニットＰＳＩＰ［１］に対して、共通制御ユニットＣＣＴＬＵより、クロック信号ＣＬＫ’［１］が出力される。 - 特許庁

The vehicle charging system configured for charging an on-vehicle battery MB using a commercial power source 8 includes: a charger 42 for charging the battery MB; and a control device 30 for controlling the charger 42 on the basis of charge completion clock time set by a user.例文帳に追加

商用電源８から車載のバッテリＭＢを充電できるように構成された車両の充電システムは、バッテリＭＢを充電する充電器４２と、ユーザにより設定された充電終了時刻に基づいて充電器４２を制御する制御装置３０とを備える。 - 特許庁

To provide a radio communication apparatus capable of having an appropriate motion to solve a problem caused by a clock, in which a system such as Time Division Duplex (TDD) is adopted to temporally switch transmission and reception in data communication with another device.例文帳に追加

ＴＤＤ方式等、他の装置との間の通信データの送信および受信を時間的に切り替えて行なう方式を採用する構成において、クロックに起因する問題を改善するために適切な動作を行なうことが可能な無線通信装置を提供する。 - 特許庁

To synchronize reproduction in a plurality of reproducing devices (42) when data are read from accumulation media to be reproduced, or the data are received to be reproduced by network distribution, in the situation where a system clock can not be corrected using PCR.例文帳に追加

ＰＣＲを利用してシステムクロックの補正ができない情況で、蓄積メディアからデータを読み出して再生したり、ネットワーク配信でデータを受信して再生したりした場合において、複数の再生装置（４２）における再生を同期させる。 - 特許庁

The awakening system 1 includes an illumination section 2 for applying awakening light, an alarm section 3, a control section 4, an operation section 5, an interface section 6 capable of various setting, a clock section 7, and a body movement detection section 8 for detecting body movement of a sleeper.例文帳に追加

覚醒システム１は、覚醒光を照射する照明部２と、アラーム部３と、制御部４と、演算部５と、各種設定を可能とするインタフェース部６と、時計部７と、睡眠者の体動を検出する体動検出部８とを備えている。 - 特許庁

To make compatible the reduction of the number of control lines (common between clock signals) for connecting a high-voltage control part of a high-voltage power supply which outputs a high voltage so as to correspond to each of a plurality of loads and a high-voltage power supply part, and the elimination of wasteful power consumption in a system which is not necessary to be operated.例文帳に追加

複数の負荷ごとに対応して高圧出力を行う高圧電源の高圧制御部と高圧電源部の間を結ぶ制御ライン（クロック信号共通）を少なくすることと、動作する必要のない系統における無駄な電力消費を無くすこととを両立させる。 - 特許庁

The system controller 25 attaches reference date and time information 26b and local date and time information 26c or the like captured from the world clock function section 19 to image data with high resolution subjected to the signal processing by the image processing section 16 to create an image data file.例文帳に追加

システムコントローラ２５は、画像処理部１６で信号処理された解像度の高い画像データに、世界時計機能部１９から取り込まれた基準日時情報２６ｂ及び現地日時情報等２６ｃを付加して画像データファイルを作成する。 - 特許庁

Logical value outputs of F/F2 and F/F3 holding received data on the basis of the synchronous system clock are compared with each other by a comparator 4 and an identical logical continuation frequency monitoring part 7 detects the bit width from the counted value outputted by the counter 5 by referring to the frequency table 6 at a timing when the logical outputs are mismatched.例文帳に追加

同期系クロックに基づき受信データを保持するＦ／Ｆ２とＦ／Ｆ３の論理値出力を比較器４にて比較し、不一致となったタイミングで同一論理継続回数監視部７が回数テーブル６を参照してカウンタ５の出力していた計数値からビット幅を検出する。 - 特許庁

The present invention is applied to a transmitting device which transmits video data by using a transmission system which transmits video data in units of predetermined bits from a source-side device to a sink-side device in synchronism with a pixel clock by using individual transmission lines by color data.例文帳に追加

所定ビット単位の映像データを、画素クロックに同期して、色データ毎に個別の伝送ラインを使用して、ソース側装置からシンク側装置に伝送する伝送方式を利用して映像データを伝送するものに適用される。 - 特許庁

To acquire accurate observation waveform data by using an internal clock in a device itself and an inexpensive AD converter without requiring a highly accurate clocking system, and to provide characteristic rocking information caused by the ground, a building, a structure or the like, including facial rocking information not only at an observation point but also in the periphery.例文帳に追加

高精度の計時システムを必要とせず、装置自身の内部時計と安価なＡＤ変換器を用いて精度よい観測波形データを取得でき、観測点のみでなく周辺の面的な揺れ情報も含めて、地盤や建物、構造物などに起因する特徴的な揺れ情報を提供できるようにする。 - 特許庁

To modulate a radiation light beam is such a manner that the pixel clock of a raster output scanning system (ROS) executed pixel arrangement along a scanning line by calculating the pixel frequency shift so as to correct the nonlinearity of the scanning line in the ROS.例文帳に追加

ラスタ出力走査（ＲＯＳ）システムにおける走査線の非線形性を補正するようにピクセル・クロック周波数偏移を計算することによってラスタ出力走査（ＲＯＳ）システムのピクセル・クロックが走査線に沿ってピクセル配置を行うように放射光ビームを変調させる。 - 特許庁

When the site 7 is accessed, the service provider computer 3 refers to a system clock 8, discriminates the propriety of the access to the site 7 according to the access limitation rule and its application time period determined for each connection ID, and rejects the access to a non-permitted site 7.例文帳に追加

サイト７をアクセスすると、サービスプロバイダコンピュータ３は、システムクロック８を参照し、接続ＩＤごとに定められたアクセス制限ルール及びその適用時間帯に従いサイト７へのアクセスの可否を判別し、許可されていないサイト７へはアクセスを拒否する。 - 特許庁

This communication equipment is provided with a GPS(global positioning system) receiver (standard frequency signal generator 17) in both transmitter and receiver and generates carrier signals 22 and clock signals 21 based on a C/A code included in GPS signals received by the GPS receiver.例文帳に追加

送信機・受信機ともにＧＰＳ受信機（標準周波数信号発生装置１７）を備え、ＧＰＳ受信機が受信するＧＰＳ信号に含まれるＣ／Ａコードに基づいてキャリア信号２２およびクロック信号２１を生成する。 - 特許庁

For the serial communication system 10, a power supply transmitter 20 provided with a DC power source and a plurality of transmitters/receivers 30 not provided with a power source are connected by a clock pair signal line 40 and a sync pair signal line 50.例文帳に追加

シリアル通信システム１０は、直流電源が設けられた電源供給送信機２０と、電源を具えていない複数の送・受信機３０，３０を、クロックペア信号線４０とシンクペア信号線５０で接続したものである。 - 特許庁

To provide a semiconductor device, a solid-state imaging element and a camera system, in which an oscillation frequency caused by the parasitic inductance and the capacitance of a bypass capacitor 2 can be changed, the amplification of noise can be prevented, and the jitter of clock can be suppressed.例文帳に追加

寄生インダクタンスとバイパスキャパシタ２のキャパシタンスに起因する発振周波数を変更可能で、ノイズの増幅を防止でき、クロックのジッタを抑えることが可能な半導体装置、固体撮像素子、およびカメラシステムを提供する。 - 特許庁

To enable the adaptation to the formation of an ASIC system, to eliminate the necessity of a high speed clock and to reduce the use number of gates.例文帳に追加

ＡＳＩＣ化に適合し、高速クロックを必要とせず、使用ゲート数を低減することができるサーマルヘッドの駆動制御装置、駆動制御方法およびその方法をコンピュータに実行させるプログラムを記録したコンピュータ読み取り可能な記録媒体を提供すること。 - 特許庁

To provide a system and method allowing a slave unit to avoid potential energy dissipation that might result from that the slave unit remains in a reception mode over a sufficient time period in consideration of the clock drift under the worst condition.例文帳に追加

最悪条件のクロックドリフトを考慮して十分な時間にわたって受信モードのままでいることによって生じる可能性がある潜在的なエネルギー散逸を、スレーブ装置が回避できるようになるシステムおよび方法を提供する。 - 特許庁

To provide a controlling and monitoring signal remote transmission system that has a master station connected to a controller, and a plurality of slave stations corresponding to a plurality of controlled devices, and that can perform signal transmission utilizing a transmission clock without using a wired common data signal line.例文帳に追加

制御部に接続された親局と、複数の被制御装置に対応する複数の子局とを備え、有線の共通データ信号線を使用することなく伝送クロックを利用した信号伝送を可能とする制御・監視信号リモート伝送システムを提供する。 - 特許庁

To provide a remote supervision and control system provided with a means for modifying internal clocks of a plurality of slave station devices which are connected by a communication line network in which a data residence time sequentially changes, have the internal clocks and are scattered with reference to a master station master clock and synchronizing the internal clocks of the slave station devices.例文帳に追加

データ滞留時間が逐次変化する通信回線網により接続され内部時計を持ち散在する複数の子局装置の内部時計を親局マスタ時計を参照して修正し、子局装置の内部時計を同期させる手段を備えた遠隔監視制御システムを提供する。 - 特許庁

This spectrum diffusion system distance measuring device is provided with a rough measurement circuit 20 for measuring the measurement object time taking one period of the reference clock as a time resolving power by a correlation device, and a close measurement circuit 30 for measuring the correction time for the measurement time obtained in the rough measurement circuit 20.例文帳に追加

スペクトラム拡散方式の距離測定装置に、測定対象時間を、相関器を用いて基準クロックの１周期を時間分解能として測定する粗測定回路２０と、粗測定回路２０で得られる測定時間に対する補正時間を測定する密測定回路３０とを設ける。 - 特許庁

Especially, in the case of recording by an EFM plus modulation system, the mark having the length of 5T (T is a channel clock) or shorter is recorded by one pulse, and the mark having the length of 6T or longer is recorded by pulses consisting of at least two kinds of recording power levels.例文帳に追加

特に、ＥＦＭ plusの変調方式で記録する際には、５Ｔ（Ｔはチャネルクロック）以下の長さのマークは１個のパルスで記録し、６Ｔ以上の長さのマークは少なくとも２種類以上の記録パワレベルからなるパルスで記録する。 - 特許庁

A plurality of IP-adaptors (ADP) 13 are connected through an LAN 12 to an (IP-) private branch exchange (PBX) 11 with an Internet communication system, and a plurality of radio base stations (BS) 14 and one clock device (CLKE) 16 are connected to the IP-adaptor (ADP) 13.例文帳に追加

インターネット通信方式搭載の（以下、ＩＰ−）構内交換機（ＰＢＸ）１１にＬＡＮ１２を介して複数のＩＰ−アダプタ（ＡＤＰ）１３が接続され、ＩＰ−アダプタ（ＡＤＰ）１３には複数の無線基地局（ＢＳ）１４と１台のクロック装置（ＣＬＫＥ）１６が接続される。 - 特許庁

To provide a method for restricting the using time of an application program capable of restricting a user's using time is accompanying with carrying out without only being controlled by OS by timing the using time without depending on the system clock of a computer, and its program recording medium.例文帳に追加

コンピュータのシステム時計に依存することなく使用時間を計時でき、単にＯＳの支配に服することなく実行に伴ってユーザの使用時間を制限できるアプリケーションプログラムの使用時間の制限方法およびそのプログラム記録媒体を提供する。 - 特許庁

In a circuit system where circuits 11 and 12 operated at two clocks CK2 and CK3 having different frequencies with ensured phases are synchronized while ensuring setup at the period of the greatest common divisor of these clock periods, data transfer is generally performed between the circuits 11 and 12.例文帳に追加

位相の保証された周波数の異なる２つのクロックＣＫ２，ＣＫ３で動作する回路１１，１２間で、これらクロック周期の最大公約数の周期でセットアップを保証して同期をとっている回路システムにおいて、通常は、回路１１と回路１２との間でデータ転送を行う。 - 特許庁

This system comprises frequency generators (18, 52, 104, 112, 156) for supplying a clock signal with a frequency, based on operating voltage and controllers (14, 62, 102, 152) for supplying a control signal for regulation of the operating voltage.例文帳に追加

動作電圧に基づいて変化する周波数を有するクロック信号を供給する周波数発生器（１８，５２，１０４，１１２，１５６）と、前記クロック信号の周波数に対する調整に基づいて前記動作電圧を調整するための制御信号を供給するコントローラ（１４，６２，１０２，１５２）とを備える。 - 特許庁

And so in this computer system, a speed of a clock supplied to the flexible disc controller 15 is maximized, and then while the interval for outputting step pulses is minimized, the command for moving the head to the predetermined position is executed on an unconnected flexible disc 16.例文帳に追加

そこで、このコンピュータシステムでは、フレキシブルディスクコントローラ１５に供給されるクロックを最速し、かつ、ステップパルスを出力する間隔を最短にした上で、ヘッドを所定の位置に移動させるためのコマンドを未接続のフレキシブルディスク１６について実行する。 - 特許庁

To reduce power consumption in a communication system performing data transmission serially and synchronously with a clock between a master device and a slave device without increasing number of signal lines between the master device and the slave device by making the slave device settable to a pause operating state at non-communication time.例文帳に追加

マスターデバイスとスレーブデバイス間をクロックに同期してシリアルにデータ伝送を行う通信システムにおいて、マスターデバイスとスレーブデバイス間の信号線数を増加させることなく、非通信時にスレーブデバイスを休止状態に設定可能として、電力消費を低減すること。 - 特許庁