「system clock」に関連した英語例文の一覧と使い方(36ページ目) - Weblio英語例文検索

To provide a computer system that can reduce power consumption by stably stopping the operation of a CPU that generates an operating clock in a built-in PLL circuit.例文帳に追加

内蔵のＰＬＬ回路で動作クロックを生成するＣＰＵの動作を安定に停止させて消費電力を削減することのできるコンピュータシステムを提供する。 - 特許庁

To provide a method and a system to establish synchronization of channels between a transmitter and a receiver connected by channels capable of carrying out accurate clock extraction and channels incapable of that.例文帳に追加

正確なクロック抽出が可能なチャネルと不可能なチャネルとによって接続された送信器および受信器の間で両チャネルの同期を確立する方法およびシステムを提供する。 - 特許庁

To ensure a backward compatibility with an existing system, to enable a timing to be detected with a high accuracy, to enable a residual carrier frequency error to be corrected with respect to an independent packet signal, and further to enable a clock error to be corrected.例文帳に追加

既存システムとのバックワードコンパチビィリティを確保し、高精度なタイミング検出を可能とし、独立のパケット信号に対して残留キャリア周波数誤差補正を可能にし、さらにクロック誤差の補正を可能にする。 - 特許庁

A system and method of on-line forward state-space planning 24 adds actions in a form of tokens, at fixed wall-clock times, to partial plans representing a potential final plan.例文帳に追加

オンライン順方向状態空間プランニング２４システムおよび方法は、一定の経過時間において、アクションをトークンの形式で、潜在的な最終案を表す部分的計画に加える。 - 特許庁

Frequency managers (158, 180, 200) automatically select (408, 506, 708, 810, 812) a clock frequency to each of devices (146 to 156, 106 to 108) or buses (110 to 118, 124) in the system or a plurality of devices or buses based on various factors or purposes.例文帳に追加

様々な要因及び目的に基づいて、システム内の各デバイス(146〜156,106〜108)又はバス(110〜118,124)に対する、或いは複数のデバイス又はバスに対するクロック周波数を自動的に選択する(408,506,708,810,812)周波数マネージャ(158,180,200)である。 - 特許庁

By controlling a transmitting time in the base station of the radio communication system, the phases of a clock supplied to the digital part of the portable radio equipment and a received signal are synchronized.例文帳に追加

無線通信システムの基地局が送信時刻を制御することにより、携帯無線機のデジタル部に供給されるクロックと受信信号との位相同期を確立する。 - 特許庁

The moving printed paper 3 is received by a delivery conveying system 50 and the printed paper 3 is further conveyed in the conveying direction F in order to feed them at a clock in synchronization with the collection conveyor 10.例文帳に追加

移動する印刷枚葉紙３が排出搬送システム５０によって引き取られ、印刷枚葉紙３を収集コンベヤ１０に同期したクロックで供給するために搬送方向Ｆへさらに搬送され。 - 特許庁

To perform a clock signal extracting operation using a conventional CDR device, without considerably changing the configuration of a CDM communication system according to a conventional CDM method.例文帳に追加

従来のCDM方式によるCDM通信システムの構成を大きく変更することなく従来のCDRデバイスを用いたクロック信号抽出動作が可能である。 - 特許庁

A CPU 1 of the navigation system 50 comprises a clock 12, a driving duration time measurement part 14 for measuring the driving duration time from the running start time, a traveling stage estimation part 16, and a presentation information control part 17.例文帳に追加

ナビゲーション装置５０のＣＰＵ１は、計時部１２と、走行開始時刻からの運転継続時間を計測する運転継続時間測定部１４と、行程ステージ推測部１６と、提示情報制御部１７を有している。 - 特許庁

To stabilize an operation by securely suppressing variation in ground connection and power source voltage accompanying the clock synchronizing operation of a DAS component in each of a plularity of detector blocks in an X-ray detector system.例文帳に追加

Ｘ線検出器システムにおいて、複数の検出器ブロックそれぞれにおけるＤＡＳ部品のクロック同期動作に伴うアース及び電源電圧の変動を確実に抑制して動作の安定化を図る。 - 特許庁

A digital signal processing means that uses a system clock whose frequency is four times as high as that of a color subcarrier performs vector synthesis of a color burst signal for continuous two horizontal periods.例文帳に追加

連続した２水平期間のカラーバースト信号のベクトル合成をカラーサブキャリアの４倍周波数のシステムクロックを用いたデジタル信号処理手段にて行う。 - 特許庁

A data recording/reproducing system 1 reads, based on a prescribed reproduction clock, information relating to a recording track of a recording medium 3, by irradiation of periodic light for scanning the information at a prescribed scanning speed.例文帳に追加

記録媒体３の記録トラックに係わる情報を所定の走査速度で走査される周期光の照射により所定の再生クロックに基づいて読み取るデータ記録再生システム１。 - 特許庁

Each of buffers 11-13 adds a value of the system clock reproduced by the STC reproducing unit 10 to the packet, temporarily stores the packet and then outputs it.例文帳に追加

バッファ１１〜１３の各々は、ＳＴＣ再生部１０で再生されたシステムクロックの値をパケットに付加し、当該パケットを一時的に記憶してから出力する。 - 特許庁

A second transmitting-receiving processor 25 executes a signal output process in the second communication system at a second rate corresponding to the second clock CK2, and a receiving process of signals inputted at the second rate or a third rate, i.e., an inter multiple of the second rate.例文帳に追加

第２送受信処理部２５は、第２クロックＣＫ２に対応する第２レートによる信号出力処理および第２レートまたはその整数倍の第３レートで入力される信号の受信処理を第２通信方式で行う。 - 特許庁

To provide a control/monitor signal transmission system that superimposes a control signal and a monitor signal on a clock signal so as to increase a transmitted average power.例文帳に追加

本発明は、制御・監視信号伝送システムに関し、クロック信号に制御信号及び監視信号を重畳し、伝送する平均電力の大きくすることを目的とする。 - 特許庁

To dispense with the adjustment of a clock reproducing circuit for data communication equipment, for which a bit cycle system is adopted, to make the circuit into one chip with a simple configuration without requiring noise measures as well.例文帳に追加

ビット周期方式を採用したデータ通信装置のクロック再生回路において、簡単な構成で、無調整化及びワンチップ化ができるようにし、ノイズ対策も不要にする。 - 特許庁

The non-contact medium 1 acts at an adjacent type mode, satisfying a requirement of a high security and high speed communication by acting a body at a high-speed action clock and operating a CPU 31 at usage time in the adjacent type system.例文帳に追加

非接触媒体１は近接型システムでの使用時には、本体を高速の動作クロックで動作させるとともにＣＰＵ３１を作動させて、高セキュリティ、高速通信の要求を満足させる近接型モードで動作する。 - 特許庁

For example, for a CD-ROM, when an audio CD is mounted, the system clock frequency is set to be smaller compared to the case that a program CD is mounted.例文帳に追加

例えば、ＣＤ−ＲＯＭでもオーディオＣＤが装着された場合にはプログラムＣＤが装着された場合に比べてシステムクロック周波数を小さく設定する。 - 特許庁

After the transfer of the inspection data, the result of inspection data received by an input terminal D is held according to the data input signal of a system clock fetching terminal SYS and then is re-transferred to be outputted from the LSI.例文帳に追加

検査データの転送後、入力端子Ｄに受けた検査結果データがシステムクロック入力端子ＳＹＳのデータ取り込み信号に応じて保持され、この検査結果データが再び転送されてＬＳＩから出力される。 - 特許庁

To provide a reproducing device that can have its constitution made compact while generating an accurate clock, can be used without impairing flexibility of system design, and can reproduce video and audio data without any break, and a timing control method.例文帳に追加

正確なクロックを生成しつつ、構成を小型化し、システム設計の自由度も阻害せずに利用可能で、映像・音声データを途切れずに再生可能な再生装置およびタイミング制御方法を提供すること。 - 特許庁

To provide a remote controller for a hot-water supply system, capable of synchronizing the time of a clock means, on the basis of current time information of text data contained in reception signals of FM teletext broadcasting, without having to be operated by users.例文帳に追加

使用者の操作によることなく、ＦＭ文字多重放送の受信信号に含まれる文字データの現在時刻情報に基づいて、計時手段の時刻合わせを行なうことができる給湯器リモコンを提供する。 - 特許庁

To provide a delay fluctuation absorbing method and a packet arrangement adjustment device that can absorb delay fluctuations in a system, where packet data of coded information are transmitted and supply reference time information synchronously with a clock frequency of an encoder to a decoder.例文帳に追加

符号化情報がパケット化されたデータを伝送するシステムにおいて、遅延ゆらぎを吸収するとともに、エンコーダのクロック周波数と同期した基準時刻情報をデコーダに供給する。 - 特許庁

The digital parameter adjuster communicates with one or a plurality of components of the electronic system to be tested, and add operating parameters such as a clock frequency and voltage to the components.例文帳に追加

デジタルパラメータ調整器は、被試験電子システムの１つまたは複数のコンポーネントと通信して、例えばクロック周波数・電圧などの動作パラメータを、当該コンポーネントに加える。 - 特許庁

A system monitoring section (2) acquires the job ID and the print time of a stored job, monitors a clock (3), and confirms the designated print time of each job ID.例文帳に追加

システム監視部（２）は、蓄積されたジョブのジョブＩＤと印刷時刻を取得し、時計（３）を監視し、各ジョブＩＤ毎に指定された印刷時刻であるかどうか確認する。 - 特許庁

In the remote control system, if the time established by a control 24 of a remote control 200 comes based on time information at a clock 15 and timer setting information stored at a memory 16, the power supply of a video apparatus 100 is turned on.例文帳に追加

時計部１５の時間情報と、記憶部１６に記憶されているタイマ設定情報とに基づいて、リモコン２００の操作部２４で設定した時間が到来すると、映像機器１００の電源がＯＮになる。 - 特許庁

A system LSI 100 extracts a clock signal in a signal extraction circuit 102, outputs an extracted signal 125, and operates an inspection control circuit 104, to thereby perform inspection of a circuit 101 to be measured.例文帳に追加

システムＬＳＩ１００は信号抽出回路１０２において、クロック信号の抽出を行い、抽出信号１２５を出力し、検査制御回路１０４を動作させることで被測定回路１０１の検査を行う。 - 特許庁

Thus, the clock pulses ϕ1 and ϕ2, the star pulse ϕS, and the write-in signal ϕI constitute independent system for each, left and right, circuit, with only a common power source VGK.例文帳に追加

このように左右の回路ごとに、クロックパルスφ１，φ２、スタートパルスφ_S、書込み信号φ_I をそれぞれ別系統とし、電源Ｖ_GKのみは共通とする。 - 特許庁

The sampling signals 20b, 20c are generated according to a cycle of the image signal 16a and a cycle of a clock of a digital signal processing system 32 different from the cycle of the image signal 16a and inputted in the CDS part 22.例文帳に追加

サンプリング信号20b, 20cは、画像信号16aの周期と、この周期とは異なるデジタル信号処理系32のクロックの周期とに従って生成されて、CDS部22に入力される。 - 特許庁

To reduce occurrence of clock noise etc. of high frequency in an image signal under the conditions that the number of image signals increase in accordance with the increase of the number of phase development in an electrooptical device of active matrix driving system.例文帳に追加

アクティブマトリクス駆動方式の電気光学装置において、相展開数の増加による画像信号線の増加という条件下で、画像信号中の高周波のクロックノイズ等の発生を低減する。 - 特許庁

This allows oscillation of the VCO 6 to terminate when the reference clock signal 1 is decided to be in a stand-by state, which enables to lower power consumption of all registers constituting cyclic circuit inside the system.例文帳に追加

これより基準クロック信号１が停止しスタンバイ状態に入ったと判別されるとＶＣＯ６の発振が停止するため、システムの内部の周期回路を構成しているすべてのレジスタにおける消費電力の低減が可能となる。 - 特許庁

The asynchronous encoding system includes a video compression engine which has a first clock and outputs a bit stream at a first rate and a video encoder which has a second clock and outputs a bit stream at a second rate.例文帳に追加

非同期コード化システムにおいて、コード化ビットストリームの出力ビットレートを制御する方法であって、該非同期コード化システムは、第１のクロックを有し、ビットストリームを第１のレートで出力するビデオ圧縮エンジンと、第２のクロックを有し、ビットストリームを第２のレートで出力するビデオエンコーダとを含む。 - 特許庁

The simple server 14 corrects the received hour/minute/second values by the received delay correction value and sets the corrected hour/minute/second values to the self-internal clock, and transmits the hour/minute/second values shown by the internal clock to each parking fee adjustment machine 11 and each parking ticket issuing machine 13 in the parking lot management system 2.例文帳に追加

簡易サーバ１４は、受信した時分秒値を、受信した遅延補正値により補正し、補正した時分秒値を自己の内部時計に設定した後、この内部時計が示す時分秒値を駐車場管理システム２における各駐車料金精算機１１および各駐車券発行機１３に送信する。 - 特許庁

Further, the server rack system detects the deletion or operation stop of the server or the addition or operation restart of the server, and when detecting the deletion or operation stop of the server or the addition or operation restart of the server, resets the CPU clock frequencies of the plurality of servers and changes the CPU clock frequencies to be frequencies successively shifted in each predetermined shift width.例文帳に追加

また、サーバの削除又は動作停止、又は、サーバの追加又は動作再開を検出し、サーバの削除又は動作停止、又は、前記サーバの追加又は動作再開が検出された時には、複数のサーバのＣＰＵクロック周波数の再設定を行い、複数のサーバのＣＰＵクロック周波数が順に所定シフト幅づつずらした周波数となるように変更する。 - 特許庁

To improve reduction in power supply voltage and resulting operation stop state, as seen in a conventional small electronic clock that includes a charging system such as a solar panel, and regularly activates a long reception mode for retrieving plural sets of information at one time when it cannot receive a signal from a GPS satellite, i.e., where the clock is placed indoors, and charging with a solar panel is not enough.例文帳に追加

従来例においては、小型の電子時計の場合、ソーラーパネルなどによる充電システムが搭載され、ＧＰＳ衛星が受信できない状況、つまり、屋内に配置されることで、かつソーラーパネルによる充電が十分でない状況下において複数の情報を一度に取得する長時間受信モードを定期的に動作させることで、電源電圧が低下し、動作停止状態になってしまう。 - 特許庁

In a signal transmission system for transmitting logical data by two positive and negative differential signals, a signal of exclusive OR 7 is generated from a clock signal CK and a data signal D, the generated exclusive OR signal CD and the data signal D are multiplexed to transmit the data signal D and the clock signal CK as differential signals having two amplitude values through a pair of signal lines.例文帳に追加

正負二つの差動信号によって論理データを伝送する信号伝送方式において、クロック信号ＣＫはデータ信号Ｄとの排他的論理和７の信号を生成し、生成した排他的論理和の信号ＣＤとデータ信号Ｄとを多重化し、２値の振幅をもつ差動信号でデータ信号とクロック信号を１対の信号線ペアで伝送すること。 - 特許庁

In the communication system serially transmitting data generated at the slave part asynchronously with the operation of the master part to the master part, a data transmission request from the slave parts is transmitted to the master part, which transmits the clock signal for synchronous communication to the slave parts based on the transmission request, and the slave parts transmit the data to the master part in synchronism with the clock signal.例文帳に追加

マスター部の動作とは非同期的にスレーブ部で発生するデータをシリアルにマスター部に送信する通信システムにおいて、前記スレーブ部からのデータ送信要求を非同期的に前期マスター部に送信し、前記マスター部はこの送信要求に基づいて同期通信用クロック信号を前記スレーブ部に送信し、前記スレーブ部は、前記クロック信号に同期して前記データを前記マスター部に送信する。 - 特許庁

The drive system of the display is provided with a plurality of synchronous read/write memories which are made to be a buffer for access to the frame, an image signal generator which processes a digital image, a clock controller which is used as a memory and performs clock control, and a plurality of data drivers which receive the image data and display the same on the display.例文帳に追加

このディスプレイの駆動システムはフレームにアクセスするバッファとされる複数の同期読み書きメモリと、ディジタル画像を処理する画像信号ジェネレータと、メモリとして使用されると共にクロックコントロールを行なうクロックコントローラと、画像データを受け取りディスプレイに表示させる複数のデータドライバと、を具えている。 - 特許庁

Also, according to execution states of tasks 201 to 203, a power consumption management unit 4 of the operating system 10 refers to the peripheral device usage information J1 and the semaphore 3 to instruct clock supply control circuits 111 to 113 which control clock supply to the peripheral devices 101 to 103 to supply or cut off clocks.例文帳に追加

また、オペレーティングシステム１０の電力消費管理部４が、タスク２０１〜２０３の実行状況に応じて、ペリフェラルデバイス使用情報Ｊ１およびセマフォ３を参照して、ペリフェラルデバイス１０１〜１０３へのクロック供給を制御するクロック供給制御回路１１１〜１１３へ、クロックの供給または遮断を指示する。 - 特許庁

To provide a reset control circuit and a reset control method for properly operating a reset operation in abnormality in a system including a clock synchronizing circuit when a clock signal stops, or the cycle is long in contrast with a reset response requested for the detection of an abnormal status.例文帳に追加

クロック同期回路を含むシステム、特に、異常時のリセット動作について、クロック信号が、停止している場合や、異常状態の検出に対して要求されるリセット応答に比してその周期が長い場合に適切にリセット動作を行うことができるリセット制御回路、及びリセット制御方法の提供を目的とする。 - 特許庁

The frequency of the system clock outputted from a 27 MHz clock control circuit 226 being a reference of a decoder LSI 224 is fine-adjusted so that a data residual amount is within a reference range in response to a state that a data residual amount of an FIFO memory 222 provided to a pre- stage of the decoder LSI 224 is increased/decreased.例文帳に追加

デコーダＬＳＩ２２４の前段に設けたＦＩＦＯメモリ２２２のデータ残量が増減する状況に応じて、データ残量が基準範囲内となるように、デコーダＬＳＩ２２４の基準となる２７ＭＨｚクロックコントロール回路２２６から出力されるシステムクロックの周波数を微調整する。 - 特許庁

In the portable telephone terminal equipment 1, a control circuit 2 calculates a correction value for satisfying conditions in which a lapse time of a system time extracted by a radio circuit 3 coincides with that of the terminal time generated from a clock counter 18 of a clock circuit 9, and corrects a reference value of a counter 17 based on the calculated correction value.例文帳に追加

携帯電話端末１において、制御回路２は、無線回路３が抽出したシステム時刻の経過時間と、時計回路９の時計カウンタ１８が生成した端末時刻の経過時間とが一致する条件を満たす補正値を算出し、算出した補正値に基づいてカウンタ１７における基準値を補正する。 - 特許庁

On the other hand, since a selector 7 gives a sleep clock (having a lower frequency than the system clock) outputted from a 2nd oscillation circuit 3 to the 2nd circuit 6 that has to operate even in the low power consumption mode, the circuit 6 is made to operate at a low speed so that low power consumption can be made.例文帳に追加

これに対して、低消費電力モードでも動作させる必要がある第２の周辺回路６には、セレクタ７により第２の発振回路３から出力されるスリープクロック（システムクロックよりも低周波数）が与えられるので、第２の周辺回路６が低速度で動作するようになり、低消費電力化を図ることができる。 - 特許庁

In a transmission system that simultaneously transmits/receives a data signal and a strobe signal to fetch the data signal, the phase difference between a variable delay output C1 of an internal reference clock signal C0 and a strobe signal STB is detected, and a variable delay amount of the reference clock signal C0 is controlled depending on the phase difference.例文帳に追加

データ信号とこの信号を取込むためのストローブ信号とを同時に送受信する伝送方式において、内部基準クロック信号Ｃ０の可変遅延出力Ｃ１とストローブ信号ＳＴＢとの位相差を検出し、この位相差に応じて基準クロック信号Ｃ０の可変遅延量を制御する。 - 特許庁

The low-pass filter 39 applies band limit processing to a digital color difference signal DQ with a clock rate of fs/2 resulting from employing a down-sample circuit 49 to down-samples a digital color difference signal DQ* of the NTSC system with a clock rate of 2fs generated by a matrix circuit 47.例文帳に追加

マトリクス回路４７により形成される２ｆｓのクロックレートのＮＴＳＣ方式のディジタル色差信号Ｄ_Ｑ＊をダウンサンプル回路４９によりダウンサンプリングしたｆｓ／２のクロックレートのディジタル色差信号Ｄ_Ｑ についてローパスフィルタ３９により帯域制限処理を施す。 - 特許庁

A frequency spread unit 33 modulates a system clock clks generated from an oscillator 32 with a low frequency signal to obtain clock signal clks and a timing generating circuit 21 applies circuit division processing or the like to the clocks clks to generate timing signals required for a CCD, an analog signal processing circuit and an analog/digital converter circuit or the like.例文帳に追加

発振器３２が発生するシステムクロックclkを周波数拡散器３３において低周波で変調してクロックclksとし、タイミング発生回路２１においてクロックclksを分周等することにより、ＣＣＤ、アナログ信号処理回路、Ａ／Ｄ変換回路などに必要なタイミング信号を生成している。 - 特許庁