「system memory」に関連した英語例文の一覧と使い方(100ページ目) - Weblio英語例文検索

To reduce a memory capacity to be used for internal operation while suppressing a decrease in decoding ability when decoding a turbo code by a MAP system and a MAX-LOG-MAP system.例文帳に追加

ターボ符号をＭＡＰ方式やＭＡＸ−ＬＯＧ−ＭＡＰ方式によって復号する場合に復号能力の低下を抑えたまま内部演算に用いられるメモリ容量を減じること。 - 特許庁

Therefore, since the system LSI can be created only in CMOS logic processes, the system LSI including the memory circuit 3 having a relatively large capacity can be created at a low cost.例文帳に追加

したがって、システムＬＳＩをＣＭＯＳロジックプロセスのみで作製することができるので、比較的大容量のメモリ回路部３を含むシステムＬＳＩを低価格で作製することができる。 - 特許庁

In this information processing system, a processor system 10 and various kinds of peripheral devices such as a PCI (Peripheral Component Interconnect) memory device 220a or a PCI device 220b are connected through a bridge 100.例文帳に追加

情報処理システムは、プロセッサシステム１０と、ＰＣＩメモリデバイス２２０ａやＰＣＩデバイス２２０ｂなどの各種の周辺デバイスとがブリッジ１００を介して接続されて構成される。 - 特許庁

By downloading only the application to be used by the user or related data from the file server 300 connected over the network to the multifunction system, memory capacity required for the system can be reduced.例文帳に追加

ネットワーク上に接続されたファイルサーバ３００からユーザが使用するアプリケーションや関係するデータのみマルチファンクションシステムにダウンロードすることで、システムに必要なメモリ容量を減らす。 - 特許庁

To provide a semiconductor storage system capable of suppressing the overhead of the system resulting from mismatch between the data management unit of a host device and the data management unit of a memory cell array.例文帳に追加

ホスト装置のデータ管理単位とメモリセルアレイのデータ管理単位との間のミスマッチに起因するシステムのオーバーヘッドを抑制することを可能にした半導体記憶システムを提供する。 - 特許庁

To provide a nonvolatile memory access control system which allows a system originator to freely write information requiring prevention of falsification, while ensuring that falsification of this information is prevented.例文帳に追加

システム作成者が改竄防止を必要とする情報の書き込みを自由にでき、かつ当該情報の改竄を確実に防止できる不揮発性メモリのアクセス制御システムを提供する。 - 特許庁

The developer of the IC card system is able to easily generate a virtual file layout 70 in the memory of the test card 30 by using the development language API module by using a file layout design system 10.例文帳に追加

ＩＣカードシステムの開発者は、ファイルレイアウトデザインシステム１０を用い、前記開発言語ＡＰＩモジュールを利用して、容易にテストカード３０のメモリに仮想ファイルレイアウト７０を生成できる。 - 特許庁

When the database 22 is updated in an operation system server device 12, the operation system server device 12 updates own database 22 and writes updated data in the shared memory 29.例文帳に追加

運用系サーバ装置１２でデータベース２２の更新があると、運用系サーバ装置１２は自らのデータベース２２の更新を行うと共に、共有メモリ２９に変更のあったデータを書き込む。 - 特許庁

Unlike conventional system restarting performed by the operating system, the display driver checks that there are no memory leaks or error conditions during the reconfiguration.例文帳に追加

オペレーティングシステムによって実行される従来のシステム再起動とは異なり、ディスプレイドライバは、再構成設定するときにメモリリーク或いはエラー条件が存在していないことを調べる。 - 特許庁

ROM 23 of the memory medium 2 stores the program data which defines the information data encoded beforehand by an unspecified encoding system and the decoding function corresponding to the encoding system.例文帳に追加

メモリ媒体２のＲＯＭ２３は、予め不特定のエンコード方式によりエンコードされた情報データおよびそのエンコード方式に対応するデコード機能を定義するプログラムデータを格納する。 - 特許庁

To provide a program and an image generation system for drawing a large amount of polygons by saving a use capacity of a memory while suppressing a processing burden of the system, and an information storage medium thereof.例文帳に追加

システムの処理負荷を抑えて、メモリの使用量を節約して、大量のポリゴンを描画することができるプログラム、情報記憶媒体、及び画像生成システムを提供する。 - 特許庁

This memory managing system is provided with at least one request queue constituted to hold the request of access to a memory, a queue/ memory handler configured to provide memory access to the request of the queue, and a queue level signal configured to generate a signal showing the density of requests remained in the queue.例文帳に追加

メモリ管理システムは、メモリへのアクセスの要求を保持するように構成される少なくとも１つの要求待ち行列と、前記待ち行列の要求にメモリアクセスを提供するように構成される待ち行列・メモリハンドラと、前記待ち行列に残っている要求の濃度を示す信号を生成するように構成される待ち行列レベル信号器と、を含む。 - 特許庁

To provide a method of manufacturing memory medium for manufacturing a semiconductor memory medium of a simple structure, in which contents data memorized in the semiconductor memory medium can be easily understood, and an information processing system capable of easily preparing detailed information regarding the contents data memorized in the semiconductor memory medium.例文帳に追加

ユーザにとって、半導体記憶媒体に記憶されたコンテンツデータが把握しやすく、簡単な構造の半導体記憶媒体を製造する記憶媒体製造方法を提供すること、半導体記憶媒体に記憶されたコンテンツデータに関する詳細な情報を、より簡単にユーザに提供することができる情報処理システムを提供すること。 - 特許庁

The navigation system includes a data preserve means preserving predetermined data in a volatile memory into a nonvolatile memory device when an ACC signal is turned to OFF and a data reconstruction means reading out the predetermined data preserved into the nonvolatile memory device and writing the read-out predetermined data into the volatile memory when the ACC signal is turned to ON.例文帳に追加

ナビゲーションシステムは、ＡＣＣ信号がＯＦＦされた場合、揮発性のメモリ内の所定のデータを不揮発性の記憶装置に保存するデータ保存手段と、ＡＣＣ信号がＯＮされた場合、前記不揮発性の記憶装置に保存された所定のデータを読み出し、該読み出された所定のデータを前記揮発性のメモリに書き込むデータ復元手段とを備える。 - 特許庁

The time division switches 1 and 3 of a sequential write/random read system using a switch buffer 1 are provided with a message memory, an address used for both switch buffer and message memory is stored in a read control memory, the address is read by a read controller 5 and the data of the switch buffer or the message memory are read and outputted to a time division frame.例文帳に追加

スイッチバッファ１を用いたシーケンシャルライト・ランダムリード方式の時分割スイッチ１、３に、メッセージメモリ８を設け、リードコントロールメモリに前記スイッチバッファとメッセージメモリに兼用のアドレスを記憶し、リードコントローラ６により前記アドレスを読み出し前記スイッチバッファ又はメッセージメモリの何れかのデータを読み出して時分割フレームに出力する。 - 特許庁

The image processing apparatus comprises a first semiconductor substrate provided with a system control section including a CPU, an image expansion circuit, an image processing circuit, and a second semiconductor substrate provided with a multiplexer or a selector for switching the path to a memory interface, and a plurality of memory interfaces for connection with a memory module or a memory device.例文帳に追加

ＣＰＵを含むシステム制御部を備えた第一の半導体基板と、画像伸張回路と、画像処理回路と、メモリインターフェースへのパスを切り替えるためのマルチプレクサまたはセレクタを持ち、メモリモジュールまたはメモリデバイスに接続するためのメモリインターフェースを複数持った第二の半導体基板と、を含んだことを特徴とする画像処理装置。 - 特許庁

This cache memory system is provided with a multiway set associative type cache memory 20, a bus load detection part 30 for detecting the load state of a bus to which the cache memory 20 is connected and outputting bus load information D2 and a replacing way control part 40 for changing a replacing method of the cache memory 20 in accordance with the bus load information D2 outputted from the bus load detection part 30.例文帳に追加

マルチウェイセットアソシアティブ方式のキャッシュメモリ２０と、キャッシュメモリ２０が接続されているバスの負荷状態を検出しバス負荷情報Ｄ２を出力するバス負荷検出部３０と、バス負荷検出部３０によるバス負荷情報Ｄ２に応じてキャッシュメモリ２０のリプレース方法を変更するリプレースウェイ制御部４０とを備える。 - 特許庁

An initialization completion memory image of each program at the point of time when the initialization of each program of OS (operating system), middleware and an application is loaded to a main memory 150, and the program to be started first is selected from the initialization completion memory image loaded to the main memory 150, to shorten time required from the initiation of starting through to the completion of starting the program.例文帳に追加

ＯＳ、ミドルウェア、アプリケーションの各プログラムの初期化が完了した時点の各プログラムの初期化完了メモリイメージを主記憶１５０にロードし、この主記憶１５０にロードされた前記初期化完了メモリイメージの中から最初に起動させるプログラムを選択することにより、起動開始からプログラムの起動完了までにかかる時間を短縮する。 - 特許庁

The data carrier system includes: a first memory (101), which is the ferroelectric memory; a second memory (202); a polarization canceling circuit (102) for canceling polarization of the first memory in accordance with an instruction given thereto and a control circuit (103) for making data access to the first and second memories and controlling operations of the polarization canceling circuit.例文帳に追加

データキャリアシステムは、強誘電体メモリである第１のメモリ（１０１）と、第２のメモリ（２０２）と、与えられた命令に従って第１のメモリの分極消去を行う分極消去回路（１０２）と、第１及び第２のメモリに対するデータアクセス及び分極消去回路の動作制御を行う制御回路（１０３）とを備えている。 - 特許庁

The data transfer system includes: a second output data processing section 22; a memory bus 17; a main memory 19; and a display interface 29, and further includes an external display driver circuit (data receiver) 30 for receiving data transferred from the second output data processing section 22 via the memory bus 17; the main memory 19; and the display interface 29.例文帳に追加

データ転送システムは、第２出力データ処理部２２と、メモリ・バス１７と、主メモリ１９と、ディスプレイ・インターフェース２９とを備えると共に、これらメモリ・バス１７，主メモリ１９およびディスプレイ・インターフェース２９を介して第２出力データ処理部２２から転送されるデータを受信する外部ディスプレイ・ドライバ回路（データ受信装置）３０を備えている。 - 特許庁

This system is provided with a function for writing data to be written in the other area of the second non-volatile memory 4 before writing data in the second non-volatile memory 4 and a function for recording write-back information 14 indicating that the data to the second non-volatile memory 4 has been written back in the second non-volatile memory 4.例文帳に追加

前記第２の不揮発性メモリ４に対しデータを書き込む前に、書き込みが行われるデータを前記第２の不揮発性メモリ４の別の領域に書き込む機能、及び前記第２の不揮発性メモリ４に対するデータを書き戻したことを示す書き戻し情報１４を第２の不揮発性メモリ４に記録する機能を具備する。 - 特許庁

To provide a functional memory access control system capable of easily assigning, in case of connecting a functional memory performing application specific processing such as image processing on a memory bus having no wait function, a pseudo wait function thereto, and ensuring access to data after ending the processing, a functional memory device, and a control method and a program therefor.例文帳に追加

ウェイト機能を持たないメモリバス上において、画像処理等の特定用途向け処理を行う機能メモリを接続した場合に簡単に擬似ウェイト機能を持たせることが可能であり、処理終了後のデータへのアクセスを確実に行うことができる機能メモリアクセス制御システム、機能メモリ装置及びその制御方法、プログラムを提供する。 - 特許庁

In a computer system where a plurality of OSs of the same kind can run, a control program assigns for shared memory a physical memory space to which a program code area of one OS common to each OS is mapped, and maps a program code area of the other OS common to each OS to the physical memory space which is formed as a shared memory.例文帳に追加

同じＯＳが複数動作することが可能な計算機システムにおいて、制御プログラムが、ある１つのＯＳの持つ各ＯＳに共通なプログラムコード領域のマッピング先物理メモリ空間を共有メモリ化し、他のＯＳは各ＯＳに共通なプログラムコード領域を共有メモリ化された前述の物理メモリ空間にマッピングする。 - 特許庁

By a system control means 100, an audio data memory control means 16 and a displaying data memory control means 19 are synchronistically controlled based on the management data obtained from a management data memory means 15 through a management data memory control means 14, and the displaying data corresponding to the audio data are outputted in parallel to the output of the audio data.例文帳に追加

システム制御手段１００は、管理データメモリ制御手段１４を介して管理データメモリ手段１５から得た管理データに基づいて音声データメモリ制御手段１６と表示用データメモリ制御手段１９とを同期的に制御して、音声データの出力に並行してその音声データに対応する表示用データを出力させる。 - 特許庁

The memory system related to the embodiment includes a first controller connected to a host equipment, a second controller connected to the first controller and also connected to the nonvolatile memory, the nonvolatile memory connected to the second controller, wherein the second controller transmits and receives data with the first controller and the nonvolatile memory.例文帳に追加

本発明の実施の形態に係るメモリシステムは、ホスト機器に接続される第１のコントローラと、前記第１のコントローラに接続されるとともに、不揮発性メモリに接続される第２のコントローラと、前記第２のコントローラに接続される前記不揮発性メモリと、を具備し、前記第２のコントローラは、前記第１のコントローラと前記不揮発性メモリとの間でデータの授受を行う。 - 特許庁

In this boot coding method, an electronic device has: a read only memory storing a first stage boot code 12; a second stage boot code 16; a boot random access memory 18 receiving the second stage boot code when executing the first stage boot code; and a system memory 20 connected to the boot random access memory, executing the second stage boot code.例文帳に追加

第１段階ブートコード（１２）を記憶するリードオンリーメモリと、第２段階ブートコード（１６）と、前記第１段階ブートコードの実行時に前記第２段階ブートコードを受信するブートランダムアクセスメモリ（１８）と、そして前記ブートランダムアクセスメモリに接続し、前記第２段階ブートコードを実行するシステムメモリ（２０）とを具備した電子デバイスを提供する。 - 特許庁

A system includes: a nonvolatile memory (14); a random number generator (12); and a controller (11) capable of accessing the nonvolatile memory, and determines an area for refreshment with the controller based on random numbers generated by the random number generator whenever the nonvolatile memory is accessed.例文帳に追加

不揮発性メモリ（１４）と、乱数発生器（１２）と、上記不揮発性メモリにアクセス可能なコントローラ（１１）とを含むシステムで、上記不揮発性メモリへのアクセスが行われる毎に、上記乱数発生器で発生された乱数に基づいて、リフレッシュ対象領域を上記コントローラで決定する。 - 特許庁

An image transfer DMAC 44 acquires a contiguous free memory space of which the capacity is arbitrary settable when receiving a command for transferring image data stored in an image (semiconductor) memory 42 from a system controller part of a copy machine main body via a memory control part 43 to a HDD 48.例文帳に追加

画像転送ＤＭＡＣ４４は、複写機本体のシステム制御部からメモリ制御部４３を経て画像（半導体）メモリ４２に記憶した画像データをＨＤＤ４８に転送するコマンドを受信すると、任意に容量が設定可能な連続した空き記憶領域の取得を行う。 - 特許庁

To receive data distributed from a proper part at the time of rereception after reception interruption, to not request music in a memory, and to download music after securing free capacity in the memory as to a system which receives the requested music from an audio distribution center and downloads the music to the memory while reproducing it.例文帳に追加

オーディオ配信センターからリクエストした曲を受信し、これを聴きながらメモリにダウンロードするシステムにおいて、受信中断後の再受信時に適切な部分からのデータの配信を受け、また、メモリに存在する曲をリクエストすることがなく、また、メモリに空き容量を確保してからダウンロードする。 - 特許庁

To provide a memory content rewriting method which can reflect writing to a memory on an instruction cache only by adding a few codes to a program for debugging when a system which debugs an application running on a target from a host alters the contents of the memory registered in the instruction cache.例文帳に追加

ターゲット上で動作するアプリケーションをホストからデバッグするシステムで、命令キャッシュに登録されているメモリの内容を変更する際に、デバッグ用プログラムに僅かなコードを追加するだけで、命令キャッシュにメモリへの書き込みを反映可能なメモリ内容書き換え方法を提供する。 - 特許庁

In the memory capacity change system, a specific host apparatus 101 changes the capacity of normally available memory space in the memory card 102, and the user pays an amount depending on the increased capacity or the host apparatus 101 repays an amount depending on the reduced capacity.例文帳に追加

メモリ容量変更システムにおいては、メモリカード１０２内の通常使用可能なメモリ領域の容量を特定のホスト機器１０１によって変更し、増加した容量に応じた金額をユーザが支払う、或いは、減少した容量に応じた金額をホスト機器１０１が払い戻す。 - 特許庁

The summary data preparation system 80 stores data acquired from the substrate treating apparatuses M1-Mn in a first memory 81, acquires theoretical data from the first memory 81, generates data for data acquisition period detection by a data acquisition period detection part 84 from the theoretical data, and stores them in a second memory 82.例文帳に追加

サマリデータ作成システム８０は基板処理装置Ｍ１〜Ｍｎから取得したデータを第一メモリー８１に蓄積し、第一メモリー８１から理論データを取得し、理論データからデータ取得期間検出部８４によりデータ取得期間検出用データを生成し第二メモリー８２に蓄積する。 - 特許庁

A data transfer system is composed of a memory column having a first memory 1 and a second memory 2, a data bus 3 transferring data between both the memories, a controller 4 individually transmitting read signals or write signals to both the memories and address buses 7 and 8 controlled by the controller 4 and individually transmitting addresses to both the memories.例文帳に追加

第１メモリ１と第２メモリ２を備えるメモリ列と、両メモリ間でデータを転送するデータバス３と、両メモリに個別的にリード信号又はライト信号を送信するコントローラ４と、コントローラ４に制御されて両メモリに個別的にアドレスとを送信するアドレスバス７，８とからなる。 - 特許庁

The flash memory storage system comprises a plurality of flash memory devices each having a plurality of flash memories, and a controller having an I/O processing control part for accessing one of the plurality of flash memory devices identified by a destination specified in an I/O request received from an external device.例文帳に追加

フラッシュメモリストレージシステムが、複数のフラッシュメモリを備えたフラッシュメモリデバイスを複数個と、複数のフラッシュメモリデバイスのうち、外部装置から受信したＩ／Ｏリクエストで指定のアクセス先から特定されるフラッシュメモリデバイスにアクセスするＩ／Ｏ処理制御部を有するコントローラーとを備える。 - 特許庁

In the computer system having an FPGA 11 among a CPU 10, a nonvolatile memory 14, a memory 15 and a peripheral IO device 16, etc., the nonvolatile memory 14 as one of the peripheral devices stores a program processed by the CPU 10 and the configuration data of the FPGA 11.例文帳に追加

ＣＰＵ１０と不揮発性メモリ１４、メモリ１５、及び周辺ＩＯ装置１６等の周辺装置との間にＦＰＧＡ１１を備えるコンピュータ装置であって、周辺装置の１つとしての不揮発性メモリ１４は、ＣＰＵ１０に処理させるプログラムとＦＰＧＡ１１のコンフィグレーションデータとを格納する。 - 特許庁

Also, a request for releasing a memory of which size is designated form the task 11 is received, and a memory block having the available are of which size is not more than the size designated from the task 11 and adjusted by the cache line size unit of the operating CPU 1 by the operating system 12 is released to the request for releasing a memory.例文帳に追加

また、タスク１１からサイズを指定したメモリ解放要求を受け、メモリ解放要求に対し、タスク１１から指定されたサイズを超えずかつオペレーティングシステム１２が動作するＣＰＵ１のキャッシュラインサイズ単位で調整したサイズの使用可能領域を持つメモリブロックを解放する。 - 特許庁

A system having a memory arbitration circuit is provided with: a priority order determination part 22 for determining the priority order of bus masters A11, B12 and 13; and a signal generation part 23 for receiving memory access requests from the bus masters A11, B12 and 13, and generating a control signal for memory access on the basis of the priority order.例文帳に追加

メモリ調停回路を有するシステムは、バスマスタＡ１１、Ｂ１２、１３の優先順位を判定する優先順位判定部２２と、バスマスタＡ１１、Ｂ１２、１３からのメモリアクセス要求を受け、優先順位に基づき、メモリアクセスのための制御信号を生成する信号生成部２３とを有する。 - 特許庁

To provide a data erase method of an NAND type flash memory for quickly and completely erasing the data of an NAND type flash memory where data is managed by a file system in an information processor or the like, and for preventing the leakage of the data and to provide an NAND type flash memory device using the data erase method.例文帳に追加

情報機器等においてファイルシステムでデータ管理されるＮＡＮＤ型フラッシュメモリのデータを、高速、かつ、完全に消去し、データの漏洩を防止することができるＮＡＮＤ型フラッシュメモリのデータ消去方法及び該方法を使用するＮＡＮＤ型フラッシュメモリデバイスの提供。 - 特許庁

To provide a memory study system, having high efficiency in which an operator can perform memory study, corresponding to the progress of memory and the taste of the operator by setting freely hidden parts, without selecting the kinds of teaching materials, while making preparation for an examination or the like a target and setting plural answers corresponding to respective hidden parts.例文帳に追加

試験勉強等を対象に、教材の種類を選ばず、自由に隠蔽箇所を設定し、各隠蔽箇所に対応する解答を複数設定し、記憶進度と操作者の好みに応じた暗記学習が可能な、効率の高い暗記学習システムの提供。 - 特許庁

To provide an NAND type flash memory device for quickly and completely erasing the storage data of an NAND type flash memory where data is managed by a file system in an information apparatus or the like, and for preventing the leakage of the data and to provide the data erase method of the NAND flash memory.例文帳に追加

情報機器等においてファイルシステムでデータ管理されるＮＡＮＤ型フラッシュメモリの記憶データを高速に、かつ、完全に消去し、データの漏洩を防止することができるＮＡＮＤ型フラッシュメモリデバイス、並びにＮＡＮＤフラッシュメモリのデータ消去方法の提供。 - 特許庁

A DMA 103 for debug in the processor 100 with built-in cache memory 102 enables memory access in real time without damaging its real time debug property and the equivalence of the debug object system by performing its DMA access without changing the state of the memory 102.例文帳に追加

キャッシュメモリ１０２を内蔵したプロセッサ１００におけるデバッグ用ＤＭＡ１０３が、１０２の状態を変化させる事無くそのＤＭＡアクセスを行う事で、そのリアルタイムデバッグ性及びデバッグ対象システムの等価性を損なわずにリアルタイムメモリアクセスを可能とする事ができる。 - 特許庁

When testing a memory 200 embedded in an information processing system 1, a memory control device 100 sets a second operation condition stricter than a first operation condition for an operating operation, and tests the memory on the second operation condition.例文帳に追加

メモリ制御装置１００は、情報処理システム１に組み込まれたメモリ２００の試験を行う場合に、運用動作時の動作条件である第一動作条件よりも厳しい動作条件である第二動作条件に設定を切り替え、切り替えられた第二動作条件でメモリを試験する。 - 特許庁

The switching of the use configurations of an incorporated memory and an external memory for image data to be preview-displayed and image attribute data is controlled by a memory control part 103 based on image display system configurations to be identified by a display device control part 102.例文帳に追加

表示装置制御部１０２により識別される画像表示システム形態に基づき、メモリ制御部１０３がプレビュー表示すべき画像データおよび画像アトリビュートデータに対する内蔵メモリと外部メモリとの使用形態をメモリ制御部１０３により切り替え制御する構成を特徴とする。 - 特許庁

To provide a memory device in which a random access characteristic is improved, the number of times of rewriting can be reduced, and the supremum of the number of times of disturbance can be easily controlled, making the most of a nonvolatile characteristic and a high integration characteristic of a cross point type ferroelectric memory and a memory system using it.例文帳に追加

クロスポイント型強誘電体メモリの不揮発性、高集積性を活かしつつ、そのランダムアクセス性を向上させ、かつ書き換え回数を低減でき、ディスターブ回数の上限を容易に制御することができるメモリ装置およびそれを用いたメモリシステムを提供する。 - 特許庁

A wrist watch 1 with GPS (Global Positioning System) includes a GPS device 10 capable of acquiring position information and time information, an external memory 50 storing a data table and a memory position table, and a time difference data acquisition means for acquiring time difference data corresponding to the acquired position information from the external memory 50.例文帳に追加

ＧＰＳ付き腕時計１は、位置情報および時刻情報を取得可能なＧＰＳ装置１０と、データテーブルおよびメモリ位置テーブルが記憶された外部メモリ５０と、取得した位置情報に対応する時差データを外部メモリ５０から取得する時差データ取得手段とを備える。 - 特許庁