「system memory」に関連した英語例文の一覧と使い方(38ページ目) - Weblio英語例文検索

To provide a cache memory system, capable of avoiding wasteful memory access caused in temporary writing of data to a cache memory by a computation device.例文帳に追加

演算装置がキャッシュメモリに一時データを書き込むときに生じる無駄なメモリアクセスを回避可能なキャッシュメモリシステムを提供する。 - 特許庁

The memory backup system, also, can include a plurality of nonvolatile memory cells connected to the first memory cell.例文帳に追加

メモリバックアップシステムは、また、複数の第１のメモリセルと、この第１のメモリセルに接続された複数の不揮発性メモリセルを含むことができる。 - 特許庁

The memory controller 1100 is divided into system bus interfaces 1200, 1210 and 1220, a memory controller core part 1300 and a memory interface 1400.例文帳に追加

メモリコントローラ１１００を、システムバスインターフェース１２００，１２１０，１２２０と、メモリコントローラコア部１３００と、メモリインターフェース１４００に分割する。 - 特許庁

A plurality of embodiments provides the memory system operated to detect an error at a memory cell of the memory and to replace the failed memory cell.例文帳に追加

本発明の複数の実施形態は、メモリのメモリ・セルでのエラーを検出するように動作し、そして不良メモリ・セルを置き換えるように動作するメモリ・システムを提供する。 - 特許庁

A Loca-PCI bridge obtains a second memory address space being the part of the system memory, and this second memory address space is used for transferring data between the hiding PCI devices and a local memory.例文帳に追加

Ｌｏｃａ−ＰＣＩブリッジは、システムメモリの部分である第２のメモリアドレススペースを獲得し、隠れＰＣＩデバイスとローカルメモリとの間のデータを転送するのに使用される。 - 特許庁

To provide a memory controller capable of efficiently creating an address conversion table, a flash memory system equipped with the memory controller, and a control method of the flash memory.例文帳に追加

効率的にアドレス変換テーブルを作成することができるメモリコントローラ及びメモリコントローラを備えるフラッシュメモリシステム、並びに、フラッシュメモリの制御方法を提供する。 - 特許庁

On a system board provided with this memory module, a large number of bus lines are connected to the first memory module and the second memory module but the bus lines are connected to one pin of a memory controller.例文帳に追加

このメモリモジュールを含むシステムボードは多数のバスラインが第１メモリモジュールと第２メモリモジュールに連結されるが、バスラインはメモリコントローラの１つのピンに連結される。 - 特許庁

To provide a memory control technique capable of switching a memory control means automatically while holding contents of a memory in a system in which a plurality of memory control means exist.例文帳に追加

メモリ制御手段が複数存在するシステムにおいて、メモリの内容を保持したままメモリ制御手段を自動で切り換えることができるメモリ制御技術を提供する。 - 特許庁

To provide a memory control device, a memory control method, an information processing system, a program thereof and a storage medium thereof by which an FB-DIMM (Dual Inline Memory Module) memory is rapidly tested or initialized.例文帳に追加

ＦＢ−ＤＩＭＭメモリを迅速にテストや初期化を行うメモリ制御装置、メモリ制御方法、情報処理システム、そのプログラム及び記憶媒体を提供する。 - 特許庁

A mother/daughter card non-volatile memory system includes a daughter memory card 11 containing a memory and mother controller cards 13, 14 and 15 containing a memory controller and host interface circuits.例文帳に追加

マザー／ドーターカード不揮発性メモリシステムは、メモリを含むドーターメモリカード１１と、メモリコントローラおよびホストインタフェース回路を備えるマザーコントローラカード１３、１４、１５とを備える。 - 特許庁

A processor 12 secures a memory region for storing the compressed image data from a system memory 15, and creates a memory management table 40 indicating position information and the size of the memory region.例文帳に追加

プロセッサ１２は、圧縮された画像データを格納するためのメモリ領域をシステムメモリ１５から確保しその位置情報やサイズを示すメモリ管理テーブル４０を作成する。 - 特許庁

A CPU 8 and the 1st memory 10 are connected to a system bus 9 consisting of an address, a data, and a control bus and a local memory 3 and a frame memory 4 as the 2nd memory are connected to a local bus 2 consisting of an address, a data, and a control bus.例文帳に追加

２ポートマイクロプロセッサ１は、システムバス９に接続される第１のポート１０２と、ローカルバス２に接続される第２のポート１０３を有する。 - 特許庁

To provide a control method for a flash memory capable of suppressing time required for verification, and also to provide the memory controller, and a flash memory system equipped with the memory controller.例文帳に追加

ベリフィケーションの時間を抑制可能なフラッシュメモリの制御方法、メモリコントローラ及び当該メモリコントローラを備えるフラッシュメモリシステムを提供することを目的とする。 - 特許庁

The memory system adjusts issue timing to the divided memory access request in a plurality of memory command issuing parts 109, and issues memory commands in ascending order of logical address.例文帳に追加

複数のメモリコマンド発行部にて、分割されたメモリアクセス要求に対する発行タイミングの調整を行い、論理アドレスの小さい順にメモリコマンドを発行する。 - 特許庁

To provide a control method of a memory device for performing write leveling operation, a write leveling method of the memory device, a memory controller performing write leveling operation, a memory device and a memory system.例文帳に追加

書き込みレベリング動作を行うためのメモリ装置の制御方法、メモリ装置の書き込みレベリング方法、及び書き込みレベリング動作を行うメモリコントローラ、メモリ装置、並びにメモリシステムを提供する。 - 特許庁

Thereby a system disk is made available from a standby system computer before starting the memory dump processing in the active system computer.例文帳に追加

これにより、現用系コンピュータのメモリダンプ処理開始前に待機系コンピュータからシステムディスクを利用可能とする。 - 特許庁

To provide a battery system, a control method of the battery system, and a memory media, wherein the battery system can express excellent functional characteristics.例文帳に追加

優れた性能特性を実現する電池システム、電池システム制御方法および記憶媒体を提供する。 - 特許庁

SEMICONDUCTOR DEVICE HAVING DUAL BUS, DUAL BUS SYSTEM, DUAL BUS SYSTEM HAVING MEMORY IN COMMON AND ELECTRONIC EQUIPMENT USING THIS SYSTEM例文帳に追加

デュアルバスを有する半導体装置、デュアルバスシステム及びメモリ共有デュアルバスシステム並びにそれを用いた電子機器 - 特許庁

A master system and a slave system are separated by data buses for the memory controllers to ensure independence of each system.例文帳に追加

また、主系、従系をメモリコントローラのデータバスにて切り分けを行ない、それぞれの系の独立性を確保した。 - 特許庁

The memory system comprises a plurality of nonvolatile memory chips CHIP1 and CHIP2 having a plurality of independently memory-operable memory banks BNK2 and BNK2; and a memory controller 5 capable of independently access-controlling the nonvolatile memory chips.例文帳に追加

メモリシステムは、夫々独立にメモリ動作可能な複数のメモリバンク（ＢＮＫ１，ＢＮＫ２）を有する複数の不揮発性メモリチップ（ＣＨＰ１，ＣＨＰ２）と、前記不揮発性メモリチップに対して個別にアクセス制御可能なメモリコントローラ（５）とを含む。 - 特許庁

A built-in memory of small capacity and high band width is used for a graphic memory 7 connected to the graphic memory controller 6 and a general purpose memory having capacity larger than that of the graphic memory 7 and having low band width is used for a system memory 9.例文帳に追加

そして、グラフィックメモリコントローラ６に接続されるグラフィックメモリ７は、小容量で、且つ高バンド幅の内蔵メモリを用い、一方、システムメモリ９は、このグラフィックメモリ７よりも大容量で、且つ低バンド幅の汎用のメモリを用いる。 - 特許庁

A memory card system provided with a memory card 10, a sheet-like secondary battery 11 and a case 12 is manufactured.例文帳に追加

メモリカード１０とシート状の二次電池１１とケース１２とを備えたメモリカードシステムを製作する。 - 特許庁

ADAPTIVE FLASH MEMORY CONTROL DEVICE ADOPTING A PLURALITY OF MAPPING TECHNIQUES, AND FLASH MEMORY SYSTEM INCLUDING THE SAME例文帳に追加

複数のマッピング技法を採用した適応型フラッシュメモリ制御装置及びそれを含むフラッシュメモリシステム - 特許庁

To provide a memory node for use within a data storage system having a plurality of interconnected memory nodes.例文帳に追加

複数の相互接続するメモリノードを備えたデータ記憶システム内の使用のためのメモリノードを提供する。 - 特許庁

To reduce bottlenecks in constituents such as buses in the path of a system memory and a GPU memory or the like.例文帳に追加

システムメモリ及びＧＰＵメモリの経路上のバス等の構成要素におけるボトルネックを軽減する。 - 特許庁

To implement a cache coherence protocol for a processor system including persistent memory in at least part of main memory thereof.例文帳に追加

メインメモリの少なくとも一部に持続性メモリを含むプロセッサシステムのキャッシュコヒーレンスプロトコルを実現する。 - 特許庁

To provide a cache memory system and an operation method which control the number of blocks stored in a cache memory.例文帳に追加

キャッシュメモリに保存されるブロック数を制御できるキャッシュメモリシステム及び動作方法を提供する。 - 特許庁

VIRTUAL-MEMORY-MAPPED I/O DEVICE, SIMULATION SYSTEM USING THE SAME, AND VIRTUAL-MEMORY-MAPPED I/O PROGRAM例文帳に追加

仮想メモリマップドＩ／Ｏ装置およびこれを用いたシミュレーションシステム、並びに仮想メモリマップドＩ／Ｏプログラム - 特許庁

TWO-STAGE REQUEST PROTOCOL FOR ACCESSING REMOTE MEMORY DATA IN NON-UNIFORM MEMORY ACCESS(NUMA) DATA PROCESSING SYSTEM例文帳に追加

不均等メモリ・アクセス（ＮＵＭＡ）データ処理システム内のリモート・メモリ・データをアクセスする２ステージ要求プロトコル - 特許庁

ALLOCATION METHOD FOR ALLOCATING CODE INCLUDED IN PROGRAM TO MEMORY AREA AND MEMORY SYSTEM FOR EXECUTING THE METHOD例文帳に追加

プログラムに含まれるコードをメモリ領域に割り当てる割当方法及びその方法を実行するメモリシステム - 特許庁

To provide a memory system and a control method thereof that can suppress read disturb in a flash memory.例文帳に追加

フラッシュメモリのリードディスターブを抑制することができるメモリシステムおよびその制御方法を実現する。 - 特許庁

To provide a nonvolatile memory device, a memory system including it, and its programming method and reading method.例文帳に追加

不揮発性メモリ装置、それを含むメモリシステム、そのプログラム方法及び読み出し方法を提供する。 - 特許庁

To solve the problem that data in a cache memory can not be completely protected from replacement in a conventional cache memory replacement system.例文帳に追加

従来のキャッシュメモリリプレース方式では、キャッシュメモリにあるデータを完全にリプレースから保護できない。 - 特許庁

To provide a nonvolatile memory element, a method for manufacturing the same, and a memory module and system having the element.例文帳に追加

不揮発性メモリ素子及びその製造方法、並びにそれを含むメモリ・モジュール及びシステムを提供する。 - 特許庁

To provide a system for analyzing a cause of memory leak, while easily identifying data that causes memory leak.例文帳に追加

メモリリークの原因になるデータを容易に絞り込むことができるメモリリーク原因分析システムを提供する。 - 特許庁

To reduce access frequency to a tag memory and a data memory in a set-associative system cache device.例文帳に追加

セットアソシアティブ方式のキャッシュ装置において、タグメモリとデータメモリに対するアクセス回数を少なくする。 - 特許庁

To provide a memory database system or the like allowing high-speed development of table data onto a memory.例文帳に追加

表データのメモリ上への展開を高速に行うことのできるメモリデータベースシステム等を提供する。 - 特許庁

To provide a flash memory data storage apparatus that improves a data transfer rate between a flash memory and an external system.例文帳に追加

フラッシュメモリと外部システム間のデータ伝送速度を改善するフラッシュメモリデータ記憶装置を提供する。 - 特許庁

APPARATUS AND SYSTEM FOR SETTING WRITE-PROTECT REGION OF MEMORY BLOCK IN NON-VOLATILE SEMICONDUCTOR MEMORY DEVICE例文帳に追加

不揮発性半導体メモリ装置のメモリブロックの書き込み防止領域を設定する装置およびシステム - 特許庁

MEMORY ACCESS DEVICE, NONVOLATILE STORAGE DEVICE, NONVOLATILE STORAGE SYSTEM, MEMORY ACCESS METHOD, PROGRAM AND INTEGRATED CIRCUIT例文帳に追加

メモリアクセス装置、不揮発性記憶装置、不揮発性記憶システム、メモリアクセス方法、プログラムおよび集積回路 - 特許庁

The system for balancing multiple memory buffer sizes comprises a memory partitioned into a plurality of subgroups.例文帳に追加

複数のメモリ・バッファ・サイズを均衡させるためのシステムは複数のサブグループに区分化されたメモリを含む。 - 特許庁

MUTUAL AUTHENTICATION SYSTEM, AND ITS METHOD, MEMORY MOUNTED DEVICE, MEMORY ACCESS EQUIPMENT AND PROGRAM STORAGE MEDIUM例文帳に追加

相互認証システム、相互認証方法、およびメモリ搭載デバイス、メモリアクセス機器、並びにプログラム記憶媒体 - 特許庁

To realize a semiconductor memory system, and a semiconductor memory chip in which high speed processing of a signal frame can be performed.例文帳に追加

信号フレームの高速処理が可能な半導体メモリシステムおよび半導体メモリチップを実現する。 - 特許庁

DIGITAL DATA PROCESSING SYSTEM, INTEGRATED CIRCUIT CACHE MEMORY DEVICE USED FOR THE SAME, AND OPERATION METHOD FOR CACHE MEMORY例文帳に追加

デジタルデータ処理システム、それに使用される集積回路キャッシュメモリ装置およびキャッシュメモリの動作方法 - 特許庁

The memory bus acceleration system 102 processes a signal between a chip set and the memory bus accelerators.例文帳に追加

メモリバスアクセラレーションシステム装置１０２は、チップセットとメモリバスアクセラレータとの間における信号を処理する。 - 特許庁