「test algorithm」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To provide an AD converter, using redundancy algorithm, that has simple constitution and is easy to test.例文帳に追加

簡単な構成で試験が容易な、冗長アルゴリズムを使用したＡＤ変換器の実現。 - 特許庁

A test program generator 103 receiving the transformed test execution part description file 102-2 analyzes the received file, and inserts a test execution part program into a corresponding position of a test program 104 generated from a test condition 100 and a test algorithm 101.例文帳に追加

変換後のテスト実行部記述ファイル１０２‐２を受信したテストプログラムジェネレータ１０３は、これを解析し、テスト条件１００とテストアルゴリズム１０１から生成したテストプログラム１０４の該当箇所にテスト実行部プログラムを挿入する。 - 特許庁

To provide a semiconductor measuring system in which the algorithm of analyzing defect can be easily changed and test efficiency is high.例文帳に追加

不良解析のアルゴリズムを容易に変更可能で、テスト効率の高い半導体測定システムを提供する。 - 特許庁

A 1chipATPG executing means 110 produces a 1chipATPG test pattern 111 by using the conventional ATPG(automatic test pattern generating method) algorithm based on the new circuit information 102.例文帳に追加

１ｃｈｉｐＡＴＰＧ実行手段１１０は、新回路情報１０２に基づき、従来のＡＴＰＧアルゴリズムを用いて１ｃｈｉｐＡＴＰＧテストパタン１１１を生成する。 - 特許庁

To provide an efficient numerical algorithm for analyzing test sequence redundancy and efficiency in a digital integrated circuit (IC).例文帳に追加

ディジタル集積回路（ＩＣ）における試験シーケンス冗長性と効率を分析する効率的な数値アルゴリズムを提供する。 - 特許庁

To test all functions carried by a circuit having various operation algorithm processing functions of digital data such as an image processing circuit.例文帳に追加

画像処理回路のようなデジタルデータの各種演算アルゴリズム処理機能を有する回路を保有する全ての機能を試験する。 - 特許庁

To provide an algorithm pattern generator for a memory element test and enabling to optimize the constitution of a memory tester that includes address scrambling and data scrambling.例文帳に追加

アドレススクランブリング及びデータスクランブリングを含んでメモリテスタの構成を最適化できるメモリ素子テストのためのアルゴリズムパターン生成器を提供する。 - 特許庁

In the method and the device, defect and error in operations of VSLI simulation and a circuit are discriminated by forming the test and by using the test, and the performance is evaluated by using genetic algorithm.例文帳に追加

テストを生成し、該テストを使用して、ＶＬＳＩシミュレーション及び回路の動作上の欠陥及び誤りを識別し、及び遺伝的アルゴリズムを使用して性能を評価する、方法及び装置。 - 特許庁

Moreover, a test item extracting part 13 receives the analytic result of the program analyzing part 11 and extracts the inspection item of the program A for each symbol of the algorithm chart.例文帳に追加

さらに、テスト項目抽出部１３は、プログラム解析部１１の解析結果を受け、アルゴリズムチャートのシンボルごとにプログラムＡの検査項目を抽出する。 - 特許庁

To provide a built-in self test controller and a programmable method by which the selection and modification of an algorithm applied to a related memory to be tested are attainable.例文帳に追加

ビルト・イン・セルフ・テスト・コントローラと、関連するテストされるメモリに適用されるアルゴリズムの選択及び変更を可能にするプログラマブルな方法を提供する。 - 特許庁

A command based on the algorithm of a test process is issued from an evaluation execution apparatus 2 to a command analyzing means 14 mounted on an evaluation object apparatus 1.例文帳に追加

テストプロセスのアルゴリズムに応じたコマンドを、評価実施機器２から評価対象機器１に実装されたコマンド解析手段１４に向けて発行する。 - 特許庁

In the hierarchical structure, a data point is a subset of a measurement, a measurement is configuration for a test, a test is a group of measurements that share the same test algorithm, and a procedure is an ordered list of tests to be run and includes a list of measurements and datapoints.例文帳に追加

階層構造内では、データポイントは測定のサブセットであり、測定は試験の設定であり、試験は同じテストアルゴリズムを共有する一群の測定であり、プロシージャは起動されるべき試験の順序リストであって測定およびデータポイントのリストを含む。 - 特許庁

The respective coordinates of an output vector VY can be calculated by an N+1 step algorithm and this calculation is performed by a bit test unit to be operated parallel with the ALU.例文帳に追加

出力ベクトルＶＹの各座標をＮ＋１ステップアルゴリズムにより計算することができ、この計算はＡＬＵと並列に作動するビットテストユニットにより行われる。 - 特許庁

Thereafter, a test family obtained as a result formed by using the VSLI simulation is sent to a prototype circuit on silicon, and adapted to a new environment by using the genetic algorithm again, to develop suitably the test group.例文帳に追加

次いでＶＬＳＩのシミュレーションを用いて生成される結果的に得られるテストファミリを、シリコンにプロトタイプ化された回路に送り、再び遺伝的アルゴリズムを用いて新たな環境に適合させて、テスト集団を適切に発展させることが可能となる。 - 特許庁

This semiconductor memory is provided with a BIST(built-in self test) computing unit 14 and a special algorithm for a defective memory cell, word line, and a bit line, and a redundant memory cell, a bit line, and a word line are determined.例文帳に追加

故障したメモリセル、ワードラインならびにビットラインのために、ＢＩＳＴ計算ユニット１４および特別なアルゴリズムを用いて、冗長的なメモリセル、ビットラインならびにワードラインを求める。 - 特許庁

To provide algorithm compressing and analyzing error information quantity by detecting the defect of a line which must be relieved previously when a relieving-analyzing-test of a semiconductor memory is performed.例文帳に追加

半導体メモリデバイスを救済解析テストする際に、事前に救済しなければならないライン不良を検出することにより、エラー情報量を圧縮解析するアルゴリズムを提供する。 - 特許庁

A test pattern 20 which is generated, by compressing data corresponding respective pins of an LSI 70 by using an algorithm enabling the data to be decompressed (easily) in real time, is stored in a pattern memory 40 of a pattern generator 30.例文帳に追加

パターンジェネレーター３０のパターンメモリ４０には、ＬＳＩ７０の各ピンに対応するデータがそれぞれリアルタイムに伸張可能（容易）なアルゴリズムで圧縮されたテストパターン２０が格納される。 - 特許庁

To generate a varied large-scale test command sequence by a method arbitrarily combining plural small-scale unit command sequences, different from a conventional large-scale test command sequence-generating method requiring a complicated automatic command generation process for realizing a varied large-scale test because contents of the test command sequence are poor on account of difficulty of generation algorithm.例文帳に追加

大規模なテスト命令列の生成においては、生成アルゴリズムの難しさからテスト命令列の内容が乏しく、変化のある大規模なテストを実現するためには、複雑な処理を持つ命令自動生成処理を必要としていたが、本発明に示す方式により小規模な単位命令列を任意に複数組み合わせることによって、変化に富んだ大規模なテスト命令列を生成することを可能とする。 - 特許庁

To provide a storage structure of a test program file of an automatic inspection device capable of easily adding, deleting and altering even if an inspection algorithm, an image obtaining condition and the like are added, deleted or altered.例文帳に追加

検査アルゴリズムや画像取得条件などが追加、削除、変更された場合であっても、容易にその検査プログラムを追加、削除、変更することができる自動検査装置における検査プログラムファイルの格納構造を提供する。 - 特許庁

To provide a semiconductor memory in which an increment in pattern area is suppressed to the minimum and a BIST circuit which can obtain redundancy relieving information is realized, a fault rate of the BIST circuit itself can be reduced by using simple algorithm and its test method.例文帳に追加

パターン面積の増加を最低限に抑えてリダンダンシ救済情報を取得可能なBIST回路を実現し、簡易なアルゴリズムを使用してBIST回路自体の故障率を下げることが可能な半導体記憶装置およびそのテスト方法を提供する。 - 特許庁

To further improve accuracy of a test write power and to secure an optimum power margin by producing an optimum recording mark in a whole zone area of a disk, without being affected to the utmost by the thermal interference due to a linear velocity for every zone while unnecessitating a complicated algorithm or special constitution.例文帳に追加

複雑なアルゴリズムや特別な構成を要せずに、ゾーン毎の線速度による熱的干渉を極力受けず、テストライトパワーのさらなる精度向上およびディスクのゾーン全域で最適な記録マークを生成し最適なパワーマージンを確保する。 - 特許庁

When the test data is judged to be normal by a comparator circuit 33, a signal 35 is outputted to output the data (effective data 36) in the memory 32 to the circuit 13 and to determine the coefficient of a filter for waveform equalization by an automatic equalization algorithm.例文帳に追加

比較回路３３によりテストデータが正常であると判断した場合は、信号３５を出力してメモリ３２内のデータ（有効データ３６）を波形等化回路１３へ出力し、自動等化アルゴリズムにより波形等化用のフィルタの係数を決定する。 - 特許庁

To provide an optical disk player using an optimization processing circuit (playback part) capable of optimizing an electric signal input from a PU (optical pickup part) without using a test signal generator or waveform observation equipment and without expanding an operation environment of genetic algorithm.例文帳に追加

テスト信号発生器や波形観測機器を用いず、かつ遺伝的アルゴリズムの動作環境を増設しなくても、ＰＵから入力した電気信号の最適化を行うことのできる最適化処理回路（再生部）を用いた光ディスク再生装置を提供する。 - 特許庁

A collection of data processing algorithm is suitably used instead of a high pass filter stage of the eddy current inspection system, and is simultaneously used for providing required data for an optimized system for inspecting test pieces on whether to be a slender defect of traveling in parallel to the scanning axis.例文帳に追加

渦電流検査システムの高域通過フィルタ段の代わりに用いるのに適し、また、走査軸に平行に走る細長い欠陥がないか試験片を検査するために最適化されたシステムに必要なものを提供する同時に用いられるデータ処理アルゴリズムの集合体。 - 特許庁

An examination certificate is a security device provided with a means for storing examinee's information including face photograph data and test information, a means for allowing an access to the stored information after inputting a device password, a means for storing an open key, a secret key and an electronic certificate, and a means for performing open key encryption algorithm.例文帳に追加

顔写真データを含む受験者の情報と、試験の情報とを記憶する手段と、 記憶されている情報へのアクセスをデバイスパスワードの入力を待って可能にする手段と、 公開鍵と、秘密鍵と、電子証明書とを記憶する手段と、 公開鍵暗号アルゴリズムを実行する手段とを備えるセキュリティデバイスであることを特徴とする受験資格証。 - 特許庁

An actual vehicle test is conducted using an ECU to analyze characteristics (S22), durability deterioration simulation is performed using a model while changing parameters (oil temperature TATF, etc.), to estimate gear shift defect event occurring in the simulation from model behavior changes (S26, S28), and endurance deterioration simulation is repeated until the gear shift defect event is removed to correct control algorithm (S30).例文帳に追加

ＥＣＵを用いて実機テストを行って特性を解析し（Ｓ２２）、パラメータ（油温ＴＡＴＦなど）を変化させつつ、モデルを用いて耐久劣化シミュレーションを実行し、よって生じる変速不具合事象をモデル挙動変化から予測し（Ｓ２６，Ｓ２８）、変速不具合事象が解消されるまで、耐久劣化シミュレーションを繰り返しつつ、制御アルゴリズムを修正する（Ｓ３０）。 - 特許庁