「third circuit」に関連した英語例文の一覧と使い方(32ページ目) - Weblio英語例文検索

The charge-pump circuit discharges and charges at least a first capacitor and a second capacitor by switching control of multiple switching elements, has a mode of two fold pressure mode in which a fist state and a second state are repeated and a half time mode in which a third and four state and rises pressure according to a detected result.例文帳に追加

チャージポンプ回路の制御回路は、複数のスイッチング素子の切換制御により、少なくとも第１のコンデンサと第２のコンデンサの充放電動作を行い、第１の状態と第２の状態とを繰り返す２倍圧モードと、第３の状態と第４の状態とを繰り返す１．５倍圧モードとを少なくとも有し、検出された入力電圧に応じて昇圧するよう構成されている。 - 特許庁

A first semiconductor switching element 4 is protected from the overvoltage, by monitoring the overvoltage of the power source by turning on a third semiconductor switching element 300 by carrying an electric current first to a second semiconductor switching element 35 mounted on an integrated circuit 3, while being connected in parallel to the first semiconductor switching element 4 for carrying-cutting off a primary side current of an ignition coil 6.例文帳に追加

点火コイル６の一次側電流を通電・遮断する第１の半導体スイッチング素子４に並列に接続され、集積回路３上に搭載される第２の半導体スイッチング素子３５を先に通電させて第３の半導体スイッチング素子３００をターンオンさせることで電源の過電圧を監視し、過電圧から前記第１の半導体スイッチング素子４を保護する。 - 特許庁

In the method of manufacturing the semiconductor device, a flexible printed circuit board 40 including a first connection pad 42 formed on a surface side, a second connection pad 43 formed on a backside, and a thermoplastic resin film or an anisotropic conductive film covering regions where the first and second connection pads 42 and 43 are formed, and a semiconductor package 10 including a third connection pad 12 on a backside are prepared.例文帳に追加

表面側に形成された第１の接続パッド４２と、裏面側に形成された第２の接続パッド４３と、第１の接続パッド４２及び第２の接続パッド４３が形成された領域を覆う熱可塑性樹脂膜又は異方性導電膜と、を備えたフレキシブルプリント配線板４０と、裏面側に第３の接続パッド１２を備えた半導体パッケージ１０とを用意する。 - 特許庁

In a boost converter 1, a first resistor R1 is connected between a switching element Q1 and the low voltage side output terminal of a diode bridge DB, a second resistor R2 is connected between an output capacitor C1 and the low voltage side output terminal of the diode bridge DB, and a third resistor R3 is connected between the output terminal of the boost converter 1 and a load circuit 2.例文帳に追加

ブーストコンバータ１において、スイッチング素子Ｑ１とダイオードブリッジＤＢの低電圧側の出力端との間には第１抵抗Ｒ１が接続され、出力コンデンサＣ１とダイオードブリッジＤＢの低電圧側の出力端との間には第２抵抗Ｒ２が接続され、ブーストコンバータ１の出力端と負荷回路２との間には第３抵抗Ｒ３が接続されている。 - 特許庁

The flip-flop circuit includes: a clocked amplifier which is a master latch for outputting first and second signals having mutually complementary relationship and third and fourth signals having mutually complementary relationship in accordance with a differential input signal and a differential clock signal; and a symmetric slave latch for outputting two output signals in accordance with the first to fourth signals.例文帳に追加

フリップフロップ回路は、差動入力信号及び差動クロック信号に応じて互いに相補関係にある第１の信号及び第２の信号と互いに相補関係にある第３の信号及び第４の信号とを出力するマスターラッチであるクロックドアンプと、第１乃至第４の信号に応じて２つの出力信号を出力するシンメトリックスレーブラッチとを含むことを特徴とする。 - 特許庁

When a voltage is supplied to only the second power terminal 12 or is supplied to first and second power terminals 11 and 12, higher one of voltages of the first and second power terminal 11 and 12 is supplied to the third power terminal 18 because the voltage comparison circuit 13 using the second power terminal 12 as the power source is operated.例文帳に追加

また、第２の電源端子１２のみ、あるいは第１の電源端子１１と第２の電源端子１２とに共に電圧が供給されている場合には、第２の電源端子１２を電源とする電圧比較回路１３が動作しているため、第１の電源端子１１と第２の電源端子１２において高い電圧の方が第３の電源端子１８に供給される。 - 特許庁

The liquid crystal panel control circuit comprises a first generation means for generating a horizontal synchronizing signal of the liquid crystal display panel, a second generation means for generating an AC signal for inverting the polarity of liquid crystal driving voltage from the horizontal synchronizing signal and a third generation means for generating a noise warning signal for notifying of timing of change from the horizontal synchronizing signal to the AC signal.例文帳に追加

液晶表示パネル制御回路は、液晶表示パネルの水平同期信号を生成する第１生成手段と、水平同期信号から液晶駆動電圧の極性を反転させる交流化信号を生成する第２生成手段と、水平同期信号から交流化信号が変化するタイミングを知らせるノイズ警告信号を生成する第３生成手段とを有する。 - 特許庁

The charger 20 is connected to the battery pack 10, provided with a protective IC 2 for detecting overcharging to a battery 1 and outputting a first detection signal; a thermistor 3 for detecting the temperature of the battery 1 and outputting a second detection signal; and a charging status detecting circuit 30 for outputting a third detection signal, on the basis of the first and second detection signals.例文帳に追加

充電器２０は、電池１への過充電を検出し第１検出信号を出力する保護ＩＣ２と、電池１の温度を検出し第２検出信号を出力するサーミスタ３と、第１検出信号と第２検出信号とに基づき第３検出信号を出力する充電状態検出回路３０とを備えた電池パック１０と接続される。 - 特許庁

The capacity of the battery 13 is distributed to first battery capacity which is consumed for normal monitoring, second battery capacity which is consumed for fire alarm and third battery capacity which is consumed for the inspection and others and current consumption of a circuit which is operated at a normal state is set so that the battery life is set as five years or more based on allocated distribution of the first battery capacity.例文帳に追加

バッテリー１３の容量は、通常監視のため消費する第１バッテリー容量、火災警報のために消費する第２バッテリー容量、及び点検とその他のために消費する第３バッテリー容量に配分され、第１バッテリー容量の割当配分に基づいてバッテリー寿命を５年以上とするように通常状態で動作する回路の消費電流を設定する。 - 特許庁

An FFT circuit 100 comprises; a first FFT processing section 110 which performs (M-1) steps of FFT processing to two parallel 2^M-1 digital signals; a second FFT processing section 120 which performs (N-M+1) steps of FFT processing to 2^N digital signals; and a third FFT processing section 130 which performs one step of FFT processing to 2^Mdigital signals.例文帳に追加

ＦＦＴ回路１００は、２つの並列した２^Ｍ−１個のデジタル信号に対して（Ｍ−１）段のＦＦＴ処理を行う第１のＦＦＴ処理部１１０と、２^Ｎ個のデジタル信号に対して（Ｎ−Ｍ＋１）段のＦＦＴ処理を行う第２のＦＦＴ処理部１２０と、２^Ｍ個のデジタル信号に対して１段のＦＦＴ処理を行う第３のＦＦＴ処理部１３０とを有する。 - 特許庁

The mode- setting circuit 20 sets either mode out of a first transmission mode for transmitting ultrasonic waves at a specific timing at each period of the flow rate waveform of an exhaust gas, a second transmission mode for transmitting ultrasonic waves at a timing being shifted by specific time for each period of the flow waveform of the exhaust gas, and a third transmission mode for transmitting ultrasonic waves at a specific interval.例文帳に追加

モード設定回路２０は、排ガスの流量波形の１周期毎に所定のタイミングで超音波を送信する第１送信モード、排ガスの流動波形の１周期毎に所定時間づつずらしたタイミングで超音波を送信する第２送信モード及び所定の間隔で超音波を送信する第３送信モードのいずれか１つのモードに設定する。 - 特許庁

The bias circuit 110 of the first drive IC 101(1) generates bias voltage meeting the reference current flowing to the resistance element 102 and the bias circuits 110 of the second and third drive ICs 101(2) and 101(3) each generate bias voltages meeting currents depending on a reference current outputted from the output terminal T 4 of the first drive IC 101(1).例文帳に追加

第１の駆動ＩＣ１０１（１）のバイアス回路１１０は、抵抗素子１０２に流れる基準電流に応じたバイアス電圧が発生し、第２及び第３の駆動ＩＣ１０１（２）、１０１（３）のバイアス回路１１０は、それぞれ、第１の駆動ＩＣ１０１（１）の出力端子Ｔ４から出力された、基準電流に依存する電流に応じたバイアス電圧を発生する。 - 特許庁

The ESD protection circuit 110 includes a bipolar transistor 121 comprising a first diffusion layer 115 of a first conductive type connected to a high potential power supply VDD, a second diffusion layer 114B of a second conductive type connected to a low potential power supply VSS, and a third diffusion layer 14A of the second conductive type connected to an input/output pad 101.例文帳に追加

本発明によるＥＳＤ保護回路１１０は、高電位電源ＶＤＤに接続される第１導電型の第１拡散層１１５と、低電位電源ＶＳＳに接続される第２導電型の第２拡散層１１４Ｂと、入出力パッド１０１に接続される第２導電型の第３拡散層１４Ａとによって形成されるバイポーラトランジスタ１２１を具備する。 - 特許庁

The reconfigurable circuit is featured to have a first computing element (402) which performs addition or subtraction of first input data and second input data, and outputs the output data; and a first selector (412), which selects the output data of the first computing element or a third input data and outputs it to the first computing element as the first input data.例文帳に追加

第１の入力データ及び第２の入力データの加算又は減算を行って出力データを出力する第１の演算器（４０２）と、前記第１の演算器の出力データ又は第３の入力データを選択し、前記第１の演算器に前記第１の入力データとして出力する第１のセレクタと（４１２）を有することを特徴とするリコンフィグラブル回路が提供される。 - 特許庁

As this cooling/heating device includes a forth evaporator 35d for allowing refrigerants flowing out from a first evaporator 35a, a second evaporator 35b and a third evaporator 35c to absorb heat, the heat absorbing amount of the refrigerant circulated in a refrigerant circuit 50 can be increased, and the efficiency of the cooling operation or the heat pump operation can be improved even when the cooling load is small.例文帳に追加

第１の蒸発器３５ａ、第２の蒸発器３５ｂ及び第３の蒸発器３５ｃから流出する冷媒に吸熱させるための第４の蒸発器３５ｄを備えたので、冷媒回路５０を流通する冷媒の吸熱量を増加させることができ、冷却負荷が小さい場合においても冷却運転またはヒートポンプ運転の効率の向上を図ることが可能となる。 - 特許庁

In the circuit substrate 50 in which solder balls 65 composed of a lead(Pb)-free solder are connected to an electrode 55, the electrode 55 has a first layer 51 mainly composed of copper(Cu), a second layer 52 mainly composed of nickel(Ni) and formed on the first layer, and a third layer 54 mainly composed of a tin-nickel(Sn-Ni) alloy and formed on the second layer.例文帳に追加

電極５５に、鉛（Ｐｂ）フリー半田から成る半田ボール６５を接続される回路基板５０において、前記電極５５は、銅（Ｃｕ）を主成分とする第１の層５１と、前記第１の層上に形成されたニッケル（Ｎｉ）を主成分とする第２の層５２と、前記第２の層上に形成された錫ニッケル（Ｓｎ−Ｎｉ）合金を主成分とする第３の層５４とを有する。 - 特許庁

An embodiment comprises: a display part 105 which displays information on a screen; and a control circuit 107 comprising an input detection part which detects an input based on acceleration detected by an acceleration sensor part 108 that comprises a first acceleration sensor 108-1 detecting acceleration in a direction perpendicular to the screen, a second acceleration sensor 108-2, and a third acceleration sensor 108-3.例文帳に追加

表示面に情報を表示する表示部１０５と、表示面に垂直な方向の加速度を検出する第１の加速度センサ１０８−１、及び第２の加速度センサ１０８−２、第３の加速度センサ１０８−３とからなる加速度センサ部１０８が検出した加速度に基づいて入力を検出する入力検出部を備える制御回路１０７を有する。 - 特許庁

The filter circuit 1 comprises a circulator 11 for transmitting a high frequency signal from a first port 111 to a second port 112, and from the second port 112 to a third port 113; a block waveguide 12 whose one opening 121 is connected to the second port 112 of the circulator 11; and a non-reflecting terminal end 13 to be connected to the other opening 122 of the block waveguide 12.例文帳に追加

フィルタ回路１は、第１のポート１１１から第２のポート１１２に、第２のポート１１２から第３のポート１１３に高周波信号が伝送されるサーキュレータ１１と、サーキュレータ１１の第２のポート１１２に一方の開口１２１が接続される遮断導波管１２と、遮断導波管１２の他方の開口１２２に接続される無反射終端器１３とを含む。 - 特許庁

In a third power circuit 300, resistors 102 and 102 as variable resistors, and a thermistor 103 which varies in electric resistance with temperature are suitably and selectively set to set the potential at an output terminal provided between the thermistor 103 and resistance 102 to V_REF2 having different temperature characteristics from the output voltage V_REF of a power unit.例文帳に追加

第３の電源回路３００において、可変抵抗である抵抗１０１，１０２、温度の変化に伴って電気抵抗が変化するサーミスタ１０３を適宜選択設定することにより、サーミスタ１０３と抵抗１０２との間に設けられた出力端子の電位が、電源装置の出力電圧Ｖ_ＲＥＦと異なる温度特性を有するＶ_ＲＥＦ２に設定される。 - 特許庁

When a secondary battery 6 is relatively consumed and the voltage has dropped, voltage being outputted from a first terminal 14 becomes lower than a reference voltage 22, thus outputting a low-level signal by a comparator 24, and selecting a relatively high voltage being outputted from a third terminal 18 of the secondary battery 6 for outputting to a voltage conversion circuit 28 by a selector 26.例文帳に追加

二次電池６が比較的消耗しておりその電圧が低下している場合には、第１の端子１４から出力される電圧は基準電圧２２より低くなるため、比較器２４はローレベルの信号を出力し、切替器２６は、二次電池６の第３の端子１８から出力される相対的に高い電圧を選択して電圧変換回路２８に出力する。 - 特許庁

This DDR SDRAM is provided with a test mode entry signal generating circuit making a test mode entry signal TMODE a 'H' level in accordance with that a first command CMDA, a second command CMDB, a test mode entry set command TMESA, a third command CMDC, and a test mode register set command TMRSA are inputted continuously synchronizing with a rise edge of a clock signal CLK.例文帳に追加

このＤＤＲ ＳＤＲＡＭは、第１コマンドＣＭＤＡ、第２コマンドＣＭＤＢ、テストモードエントリセットコマンドＴＭＥＳＡ、第３コマンドＣＭＤＣ、およびテストモードレジスタセットコマンドＴＭＲＳＡがクロック信号ＣＬＫの立上がりエッジに同期して連続的に入力されたことに応じてテストモードエントリ信号ＴＭＯＤＥを「Ｈ」レベルにするテストモードエントリー信号発生回路を備える。 - 特許庁

The computer circuit MIC comprises a first means ST12 for steadily grasping frequencies of alternating-current input voltages based on the pulse voltage Vo, a second means ST16 for deciding drive timing of the driving part based on the frequencies grasped and the indication signals, and third means ST18, ST20 outputting driving pulses to the driving part 2 each time the driving timing is reached.例文帳に追加

コンピュータ回路ＭＩＣは、パルス電圧Ｖｏに基づいて交流入力電圧の周波数を定常的に把握する第１手段ＳＴ１２と、把握された周波数と、指示信号とに基づいて、駆動部の駆動タイミングを決定する第２手段ＳＴ１６と、駆動タイミングに達する毎に、駆動部２に駆動パルスを出力する第３手段ＳＴ１８，ＳＴ２０と、を有する。 - 特許庁

The electronic circuit is constituted by laminating and connecting two or more electronic components including connecting electrodes, wherein the electronic components 10 and 20, that are arranged opposite to each other are connected through direct junctions in which facing connecting electrodes are directly jointed (the first and third junctions) and an indirect junction (the second junction) in which facing connecting electrodes are connected via an intermetallic chemical compound 30.例文帳に追加

接続用電極を含む複数の電子部品が積層接続されて構成される電子回路であって、対向配置される電子部品１０，２０は、対向する接続用電極同士が直接接合している直接接合部（第１接合部、第３接合部）と、対向する接続用電極同士が金属間化合物３０を介して接合している間接接合部（第２接合部）とにより接続されている。 - 特許庁

When the pressing of a calling button is detected, a prescribed game state is generated in the game machine or an illegal action to the game machine is generated, these reporting devices L1-Ln, on receiving lamp synchronizing signals from an input/output circuit 52, start the flickering of lamps 12 and 14 by a flickering pattern corresponding to the prescribed event among first - third flickering patterns.例文帳に追加

通知装置Ｌ_1〜Ｌ_nは、呼出ボタン２２の押下を検出したとき、所定の遊技状態が遊技機１０で発生したとき、または、遊技機１０に対する不正行為が発生したときは、入出力回路５２からのランプ同期信号の入力を待って、第１ないし第３の点滅パターンのうちその所定事象に応じた点滅パターンでランプ１２，１４の点滅を開始するようになっている。 - 特許庁

The material is used for the contact of an electric apparatus or an electric circuit, and has a composition containing the first component selected from tungsten or molybdenum, the second component selected from copper or silver, and at least one of the third component selected from the groups constituting of calcium boride, titanium boride, strontium boride, barium boride, lanthanum boride, cerium boride, praseodymium boride, neodymium boride, samarium boride and europium boride.例文帳に追加

電気機器、電気回路の接点に用いる材料であって、タングステンおよびモリブデンのいずれから選ばれる第１成分と、銅および銀のいずれから選ばれる第２成分と、ホウ化カルシウム、ホウ化チタン、ホウ化ストロンチウム、ホウ化バリウム、ホウ化ランタン、ホウ化セリウム、ホウ化プラセオジム、ホウ化ネオジム、ホウ化サマリウム、ホウ化ユーロピウムからなる群から選ばれる少なくとも１つの第３成分とを含有することを特徴とする。 - 特許庁

A first p-type semiconductor region 532-1 as a first conduction region connected to a detection circuit 510 and a second p-type semiconductor region 532-1 as the first conductive region are constituted so that areas of these regions may be smaller than areas of first to third n-type semiconductor regions 533-1 to 533-3 as a second conductive region connected to power supply wiring 521.例文帳に追加

検出回路５１０に繋がる第１の導電領域としての第１のｐ型半導体領域５３２−１、第１の導電領域としての第２のｐ型半導体領域５３２−２の面積を電源配線５２１に接続される第２の導電領域としての第１のｎ型半導体領域５３３−１〜第３のｎ型半導体領域５３３−３の面積に比べて小さく構成する。 - 特許庁

A driving circuit for a liquid crystal display device comprises a DVR 750 for generating a first voltage Vref, a temperature sensor portion 50 connected to the DVR and generating a second voltage Vc, and a common voltage generation portion 700 connected to the temperature sensor portion and generating a common voltage Vcom based on the second voltage and a third voltage Vcomf from a liquid crystal display plate assembly.例文帳に追加

液晶表示装置の駆動回路は、第１電圧Ｖｒｅｆを生成するＤＶＲ７５０と、前記ＤＶＲに接続されており、第２電圧Ｖｃを生成する温度センサ部５０と、前記温度センサ部に接続されており、前記第２電圧と前記液晶表示板アセンブリからの第３電圧Ｖｃｏｍｆとに基づいて共通電圧Ｖｃｏｍを生成する共通電圧生成部７００とを含む。 - 特許庁

Since an electronic part mounted on the underside 22b of the first board 22 is placed in the space formed by not only laminating a plurality of boards but also holding the third board 24 with the opening section 25 by the circuit board 21 and the first board 22, more electronic parts can be loaded on the printed-wiring board module 20, and the packaging density can be improved.例文帳に追加

複数の基板を積層するだけでなく、開口部２５を有する第３の基板２４を回路基板２１および第１の基板２２で挟み込むことで間に生じた空間に第１の基板２２の下面２２ｂに実装された電子部品が位置するようにしているため、より多くの電子部品をプリント配線板モジュール２０に搭載することができ、実装密度を向上させることが可能となる。 - 特許庁

Integrated circuit(IC) structure for an IC containing the multilayered dielectric stack includes a) a first dielectric layer which contains first dielectric material and covers a semiconductor substrate, b) a second dielectric layer which contains a second dielectric material and covers the first dielectric layer, c) a third dielectric layer which contains the first dielectric material and covers the first and second dielectric layers, and d) an electrode which covers the dielectric stack.例文帳に追加

多層誘電体スタックを含むＩＣのための集積回路（ＩＣ）構造は、ａ）第１の誘電体材料を含み、半導体基板を覆う第１の誘電体層と、ｂ）第２の誘電体材料を含み、第１の誘電体層を覆う第２の誘電体層と、ｃ）第１の誘電体材料を含み、第１および第２の誘電体層を覆う第３の誘電体層と、ｄ）誘電体スタックを覆う電極とを含む。 - 特許庁

The semiconductor chip suitable for manufacturing the semiconductor device includes: first and second transistors which are connected in series each other and turned ON/OFF complementarily each other; and a third transistor which is connected with an output circuit to output a signal to a first external terminal and the first and second transistor in series, with a gate electrode connected to a second external terminal.例文帳に追加

又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 - 特許庁

An AC voltage is inputted between a common connection point of the first and second MOSFETs 3, 4 and that of the first and second diodes 5, 6 via an inductor 7, thus outputting a voltage obtained by rectifying the AC voltage from the bridge circuit 17, and outputting the rectified voltage to a smoothing capacitor 3 via the third diode for smoothing by the smoothing capacitor 8.例文帳に追加

第１のＭＯＳＦＥＴ３と第２のＭＯＳＦＥＴ４の共通接続点と第１のダイオード５と第２のダイオード６の共通接続点との間にインダクタ７を介して交流電圧を入力することによって、この交流電圧を整流した電圧をブリッジ回路１７から出力させ、この整流した電圧を第３のダイオードを介して平滑キャパシタ３に出力し、平滑キャパシタ８で平滑するように構成されている。 - 特許庁

The capacitor-embedded printed circuit board includes an insulating layer, a first electrode formed at one side of the insulating layer, a second electrode formed at one side of the first electrode, a dielectric layer formed at one side of the second electrode, and a third electrode formed at one side of the dielectric layer, so that the electrode of the capacitor is formed in a dual structure having the second electrode formed at the one side of the first electrode.例文帳に追加

本発明に係るキャパシタ内蔵型の印刷回路基板は、絶縁層と、絶縁層の一面に形成される第１電極と、第１電極の一面に形成される第２電極と、第２電極の一面に形成される誘電層と、誘電層の一面に形成される第３電極とを備え、第１電極の一面に第２電極を形成する二重構造にキャパシタの電極を構成することを特徴とする。 - 特許庁

This receiver circuit includes an equalization processing section which performs the equalization processing for a first signal waveform to find a second signal waveform, and can adjust characteristics of the equalization processing in accordance with an error of the second signal waveform and a third signal waveform, and an offset adjusting section which receives a signal indicating the error from the equalization processing section, and adjusts the offset of the first signal waveform before the equalization processing is performed according to the signal indicating the error.例文帳に追加

受信回路は、第１の信号波形に等化処理を施して第２の信号波形を求め、第２の信号波形と第３の信号波形との誤差に応じて等化処理の特性を調整可能な等化処理部と、誤差を示す信号を等化処理部から受け取り、誤差を示す信号に応じて等化処理を施す前の第１の信号波形のオフセットを調整するオフセット調整部とを含むことを特徴とする。 - 特許庁

Otherwise, the semiconductor chip suitable to be used for manufacturing the semiconductor device includes: an output circuit which has first and second transistors connected to each other in series and switched ON and OFF respectively complementarily and outputs a signal to a first external terminal; and a third transistor which is connected to the first and second transistor in series and in which a gate electrode is connected to a second external terminal.例文帳に追加

又は、かかる半導体装置の製造に用いるのに好適な半導体チップとして、本発明にかかる半導体チップは、互いに直列に接続され、互いに相補的にオンとオフが切り替わる第１および第２トランジスタを有し、第１外部端子へ信号を出力する出力回路と、前記第１および第２トランジスタと直列に接続され、第２外部端子にゲート電極が接続された第３トランジスタとを有することを特徴とする。 - 特許庁

The semiconductor device having a test mode for conducting a test is equipped with a first circuit that generates a first signal based upon a first dummy command signal inputted a plurality of times, and a second dummy command signal and a third dummy command signal different from the first dummy command signal and generates a second signal designating an entry into a corresponding test mode or an exit from the corresponding test mode based upon the first signal.例文帳に追加

試験を行うためのテストモードを有する半導体装置において、複数回入力される第１のダミーコマンド信号と、前記第１のダミーコマンド信号とは異なる第２のダミーコマンド信号及び第３のダミーコマンド信号とに基づいて第１の信号を生成し、前記第１の信号に基づいて、対応するテストモードへのエントリ又は対応するテストモードからのエクジットを指示する第２の信号を生成する第１の回路を備えるように構成する。 - 特許庁

One of first, second and third tuning circuits 38, 40 and 42 is selected in accordance with radio wave signals of different communication standards and one of first and second demodulation circuits 58 and 60 is selected in accordance with the communication standards of a radio wave signal, thereby switching radio wave signals of different communication standards in the unit of a step frequency that is set in accordance with the selected tuning circuit.例文帳に追加

通信規格の異なる電波信号に対応して第１、第２、第３の同調回路３８、４０、４２のうちの１の同調回路を選択すると共に、電波信号の通信規格に対応して第１、第２の復調回路５８，６０のうちの１の復調回路を選択し、通信規格の異なる電波信号の受信チャンネルを選択された同調回路に対応して設定されたステップ周波数単位で切り換えるようにする。 - 特許庁

This integrated circuit is constituted of a multiple wiring structure having three layers or more includes ground wirings 103, 108 made into a first wiring layer 107a, signal wirings 101, 106 made in a third wiring layer, an insulating part made in a second wiring layer 107, and dielectric bodies of interlayer film regions 102, 109 including interlayer films 111a and 111b between these wiring layers.例文帳に追加

３層以上の多層配線構造を有する集積回路において、第１配線層１０７ａに設けられた配線１０３及び１０８を接地線とし、第３配線層に設けられた配線１０１及び１０６を信号線とし、第２配線層１０７ｂの絶縁体部分及びこれらの配線層間の層間膜１１１ａ及び１１１ｂを含む層間膜領域１０２及び１０９を誘電体とする伝送線路を構成する。 - 特許庁

A circuit includes a first comparator block designed to output a voltage equal to a higher one of a supply voltage and a bias voltage, a second comparator block designed to output a voltage equal to a higher one of the bias voltage and an external voltage supplied through an IO pad, and a third comparator block designed to output a voltage equal to a higher one of an output of the first comparator block and an output of the second comparator block.例文帳に追加

回路は、供給電圧及びバイアス電圧のうちどちらか高い方と同量の電圧を出力するように設計された第1コンパレータ・ブロック、バイアス電圧及びIOパッドを通して供給された外部電圧のどちらか高い方と同量の電圧を出力するように設計された第2コンパレータ・ブロック、並びに、第1コンパレータ・ブロックの出力及び第2コンパレータ・ブロックの出力のどちらか高い方と同量の電圧を出力するように設計された第3コンパレータ・ブロックを含む。 - 特許庁

With the control circuit 6 in a first state, the telephone part 10 receives map information or the peripheral information; in a second state, the map information or the peripheral information received thereby 10 is transmitted to a computer terminal 4; and in a third state, the memory medium reproducing means 13 reproduces the map information or peripheral information of a memory medium.例文帳に追加

ナビゲーション装置１は、電話部１０と、記憶媒体再生手段１３と、電話部１０及び記憶媒体再生手段１３を制御する制御回路６とを備え、制御回路６により、電話部１０が地図情報又は周辺情報を受信する第１状態と、電話部１０が受信した地図情報又は周辺情報をコンピュータ端末４へ転送する第２状態と、記憶媒体再生手段１３が記憶媒体の地図情報又は周辺情報を再生する第３状態と、をとり得ることを特徴とする。 - 特許庁

The plurality of circuits B1 and B2 in the first power receiving region A1 are connected via the signal relay circuit RB located in the third power receiving region A3.例文帳に追加

少なくとも２つの電源系統を有し、第１の電源が供給される第１の電源受給領域Ａ１、第１の電源受給領域Ａ１の内部に形成され第２の電源が供給される第２の電源受給領域Ａ２と、第２の電源受給領域内に形成され第１の電源が供給される信号中継回路（リピータバッファ）ＲＢを有する第３の電源受給領域Ａ３とを備え、第１の電源受給領域Ａ１における複数の回路Ｂ１，Ｂ２を第３の電源受給領域Ａ３における信号中継回路ＲＢを経由して接続している。 - 特許庁

Vertical scanning is performed by utilizing the vertical synchronizing pulse outputted from the third circuit, the display position of a screen is vertically shifted, and, then, the moire is reduced.例文帳に追加

入力された垂直同期信号を所定の周期で分割して、第１，第２の単位毎に交互に出力する第１の回路と、水平同期信号の位相を調整して所定量だけ遅延する遅延回路を含みこの遅延量に相当する時間だけ一方の単位に属する垂直同期信号を遅延する第２の回路と、遅延した垂直同期信号と他方の単位に属する垂直同期信号とを交互に出力しモアレ補正用の垂直同期パルスを生成する第３の回路とを具備し、第３の回路から出力された垂直同期パルスを利用して垂直走査を行い、画面の表示位置を上下にシフトさせモアレを低減する。 - 特許庁