「threading dislocation」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

Since the threading dislocation 3 having the dislocation line in the direction of [0001]c axis is perpendicular to the direction of the dislocation line of basal surface dislocation, it does not become an extended dislocation in surface C and does not generate stacking fault.例文帳に追加

［０００１］ｃ軸方向に転位線を持つ貫通転位３は、基底面転位の転位線の方向と垂直であるため、Ｃ面内の拡張転位とはならず、積層欠陥を発生させることがない。 - 特許庁

To provide a method of prescribing the direction of the dislocation line of threading dislocation to restrain deterioration of device characteristic and lowering of yield.例文帳に追加

デバイス特性の劣化や、歩留まりの低下を抑制するため、貫通転位の転位線の方向を規定する方法を提供する。 - 特許庁

The third region 15c has the threading dislocation density D_13 smaller than that D_1.例文帳に追加

第３の領域１５ｃは貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１３を有する。 - 特許庁

The threading dislocation densities D_11, D_13 of a first area 15a and a third area 15c in a first conductive nitride gallium semiconductor layer 15 are smaller than the threading dislocation density D_1.例文帳に追加

第１導電型窒化ガリウム系半導体層１５の第１及び第３の領域１５ａ、１５ｃはそれぞれ貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１１、Ｄ_１３を有する。 - 特許庁

SEMICONDUCTOR DEVICE HAVING LOW THREADING DISLOCATION AND IMPROVED LIGHT EXTRACTION, AND METHOD OF MANUFACTURING THE SAME例文帳に追加

貫通転位が低く、光取り出しが改善された半導体デバイス、および該半導体デバイスの製造方法 - 特許庁

The first region 15a has the threading dislocation density D_11 smaller than that D_1.例文帳に追加

第１の領域１５ａは貫通転位密度Ｄ_１より小さい貫通転位密度Ｄ_１１を有する。 - 特許庁

To provide a large diameter GaN-based semiconductor substrate with little threading dislocation, and to provide method of manufacturing the same.例文帳に追加

大口径で貫通転位の少ないＧａＮ系半導体基板、その製造方法および半導体素子を提供する。 - 特許庁

To provide a method for manufacturing a nitride semiconductor substrate for reducing threading dislocation with excellent crystallinity.例文帳に追加

結晶性がよく、貫通転位を低減させた窒化物半導体基板の製造方法を提供することを目的とする。 - 特許庁

In this way, the SiC growth layer 4 having the surface including no threading screw dislocation 1a can be obtained.例文帳に追加

これにより、貫通らせん転位１ａが存在しない表面を有するＳｉＣ成長層４を得ることが可能となる。 - 特許庁

To provide a process of producing a GaN substrate which has a low threading dislocation density and in the surface of which no dislocation bundle exists and in which no disturbance of the cleavage face is caused.例文帳に追加

貫通転位密度が小さく、かつ基板表面においても転位の束が存在せず、劈開面の乱れを起こさないＧａＮ基板の製造方法およびＧａＮ基板を提供する。 - 特許庁

By using this phenomenon to discharge the threading dislocation 3 from a side face of the epitaxial film, threading dislocations 3 can be almost completely eliminated from the growth surface of the epitaxial film 2.例文帳に追加

このため、この現象を利用し、エピタキシャル膜２の側面から貫通転位３を排出させることにより、エピタキシャル膜２の成長表面から貫通転位３をほぼ無くすことが可能となる。 - 特許庁

It is geometrically impossible for a dislocation which is threading the foil from top to bottom to escape from the foil except at an edge. 例文帳に追加

薄片の頂上から底まで通り抜けている転位が薄片から逃げることは、(試料の)端を除いては幾何学的に不可能である。 - 科学技術論文動詞集

Highly dense defects (threading dislocation) 12 are introduced into the Ge epitaxial film 11 from the interface with the Si substrate 10, and the threading dislocation 12 is converted into Rupe rearrangement defects 12' in the vicinity of the Si substrate interface by applying a heat treatment to the Ge epitaxial film 11 at a temperature of 700-900°C.例文帳に追加

Ｇｅエピタキシャル膜１１中にはＳｉ基板１０との界面から高密度の欠陥（貫通転位）１２が導入されるが、Ｇｅエピタキシャル膜１１に７００乃至９００℃の熱処理を施して貫通転位１２をＳｉ基板界面近傍のループ転位状欠陥１２´に変化させる。 - 特許庁

To reduce a threading dislocation density and the surface roughness in a process for producing a semiconductor substrate and a process for fabricating a field effect transistor.例文帳に追加

半導体基板と電界効果型トランジスタおよび製造方法において、貫通転位密度を低くかつ表面ラフネスも小さくすること。 - 特許庁

To provide a group III nitride compound semiconductor light-emitting element which is reduced in threading dislocation in a semiconductor layer and can obtain excellent emission characteristics.例文帳に追加

半導体層中の貫通転位が少なく、優れた発光特性の得られるＩＩＩ族窒化物化合物半導体発光素子を提供する。 - 特許庁

To obtain a high quality SiGe layer with low threading dislocation density in a semiconductor substrate, a field effect transistor, and their manufacturing method.例文帳に追加

半導体基板及び電界効果型トランジスタ並びにこれらの製造方法において、貫通転位密度が低く良質なＳｉＧｅ層を得ること。 - 特許庁

To provide a diode having a structure capable of reducing the effect of the layout of a core section having a high threading dislocation density and increasing an element area.例文帳に追加

高い貫通転位密度を有するコア部の配置の影響を低減することができ素子面積を大きくできる構造のダイオードを提供する。 - 特許庁

Therefore, if an electronic device is formed to a SiC single crystal substrate 1 whose direction of the dislocation line of threading dislocation is [0001]c axis, good device characteristic, no deterioration and an enhanced yield can be attained.例文帳に追加

このため、貫通転位３の転位線の方向が［０００１］ｃ軸であるＳｉＣ単結晶基板１に対して電子デバイスを形成すれば、デバイス特性は良好となり、劣化が無く、歩留まりも向上したＳｉＣ半導体装置。 - 特許庁

To efficiently manufacture a SIMOX substrate which has little defect such as threading dislocation, has a highly safe SOI layer, and has a surface and an interface of high flatness.例文帳に追加

貫通転位などの欠陥が少なく、完全性の高いＳＯＩ層を有し、かつ、平坦度の高い表面及び界面を有するＳＩＭＯＸ基板を効率良く製造する。 - 特許庁

Therefore, without performing sequential lamination of p-layers and n-layers, the SiC single crystal capable of reducing threading screw dislocations can be produced while suppressing transfer of polymorphism and dislocation.例文帳に追加

したがって、ｐ層とｎ層を順次積層させなくても、多形や転位の引継ぎを抑制しつつ、貫通転位を低減できるＳｉＣ単結晶を製造することができる。 - 特許庁

To provide a method of manufacturing an SiC single crystal capable of reducing threading dislocations while suppressing transfer of polymorphism and dislocation without performing sequential lamination of p-layers and n-layers.例文帳に追加

ｐ層とｎ層を順次積層させなくても、多形や転位の引継ぎを抑制しつつ、貫通転位を低減できるＳｉＣ単結晶の製造方法を提供する。 - 特許庁

To realize a high-efficiency semiconductor light emitting device which takes advantage of nano-columns with no threading dislocation from the semiconductor light emitting devices having two or more nano-columns.例文帳に追加

ナノコラムを複数有して成る半導体発光素子において、貫通転位を持たないというナノコラムの利点を活かした高効率な半導体発光素子を実現する。 - 特許庁

To restrain a threading dislocation density from occurring in a growth layer even in a case in which a board and the growth layer are different from each other in characteristics (lattice constant, thermal expansion coefficient) or a case in which a board such as a sapphire board intrinsically high in dislocation density must be used.例文帳に追加

基板と成長層との特性（格子定数、熱膨張係数）が異なるケースやサファイア基板のように転位密度が元々高い基板を使用しなければならないケースであっても、成長層での貫通転位密度の発生を抑制する。 - 特許庁

Therefore, the device characteristics are improved by forming an electronic device to an SiC single crystal substrate having the direction of dislocation line of the threading dislocation 3 of being the [0001] c-axis, and an SiC semiconductor device with improved yield having no deterioration is formed.例文帳に追加

このため、貫通転位３の転位線の方向が［０００１］ｃ軸であるＳｉＣ単結晶基板に対して電子デバイスを形成すれば、デバイス特性は良好となり、劣化が無く、歩留まりも向上したＳｉＣ半導体装置とすることができる。 - 特許庁

The nitride semiconductor substrate 101 is GaN having (11-20) plane as a principal orientation plane and density of a threading dislocation 104 including a helical component is 1×10^5 cm^-2.例文帳に追加

窒化物半導体基板１０１は、（１１−２０）面を主方位面とするＧａＮであり、らせん成分を含む貫通転位１０４の密度は１×１０^５ｃｍ^−２であった。 - 特許庁

When an epitaxial film 2 is grown by a CVD method, the growth direction of a threading dislocation 3 can be regulated to a given direction in accordance with the impurity concentration of the growing epitaxial film 2.例文帳に追加

ＣＶＤ法によりエピタキシャル膜２を成長させると、成長させるエピタキシャル膜２の不純物濃度に応じて貫通転位３の成長方向を一定方向に規定できる。 - 特許庁

To improve characteristics of an electrostatic voltage resistance etc., by inserting an intermediate layer between n-type nitride semiconductor layers and reducing threading dislocation generated on an interface between a sapphire substrate and GaN.例文帳に追加

ｎ型窒化物半導体層間に中間層を挿入し、サファイア基板とＧａＮとの界面で発生する貫通転位を減少させ、耐静電圧の向上等の特性を改善すること。 - 特許庁

The GaN layer 15 is grown to overlie an InGaN/ZnO compound substrate having the InGaN layer 14 which is grown while lattice matching with the ZnO single crystal substrate 11 having a small dislocation density, thereby the threading dislocation of the GaN layer 15 is reduced sharply.例文帳に追加

転位密度の小さいＺｎＯ単結晶基板１１に格子整合して成長されたＩｎＧａＮ層１４を有するＩｎＧａＮ／ＺｎＯ複合基板を下地としてＧａＮ層１５が成長されているので、ＧａＮ層１５の貫通転位密度が大幅に低減されている。 - 特許庁

To provide a method for manufacturing a silicon carbide wafer which prevents complication of a manufacture process, does not restrict a silicon carbide substrate, and is capable of more surely converting a basal plane dislocation to a threading edge dislocation, and also to provide a silicon carbide semiconductor device using the silicon carbide wafer.例文帳に追加

製造工程の複雑化を防止し、炭化珪素基板の制約がなく、かつ基底面転位をより確実に貫通刃状転位に転換できる炭化珪素ウェハの製造方法及び前記炭化珪素ウェハを用いた炭化珪素半導体素子を提供する。 - 特許庁

To provide a method of manufacturing a GaN-based semiconductor epitaxial substrate, in which a GaN-based semiconductor with a low dislocation density (of, for example, ≤10^5/cm^2) is epitaxially grown by reducing threading dislocation caused when the GaN-based semiconductor is grown on a hetero-substrate.例文帳に追加

異種基板上にＧａＮ系半導体を成長させることにより発生する貫通転位を低減し、低転位密度（例えば、１０^５／ｃｍ^２以下）のＧａＮ系半導体をエピタキシャル成長させることができるＧａＮ系半導体エピタキシャル基板の製造方法を提供する。 - 特許庁

A very deep etch pit 1b is formed in the position corresponding to a leak portion by performing molten KOH etching and the like after Al ion implantation and activation annealing, based on findings that a dislocation causing leak such as a drain leak of a vertical MOSFET is a threading screw dislocation.例文帳に追加

縦型ＭＯＳＦＥＴのドレインリークなどのリークを引き起こす転位は貫通らせん転位であるということに基づき、Ａｌイオンの注入および活性化アニール後に溶融ＫＯＨエッチング等を行うことにより、リーク部に相当する場所に非常に深いエッチピット１ｂを形成する。 - 特許庁

At this time of growth, a six-sided pyramid-like pit 19 is formed with a part of a threading dislocation 13 formed at an assembling part formed at an upper part of a protruding part 11b of the sapphire substrate 11, as a starting point.例文帳に追加

この成長時に、サファイア基板１１の凸部１１ｂの上の部分に形成される会合部に形成された貫通転位１３の一部を起点として六角錐状のピット１９が形成される。 - 特許庁

To provide a method for manufacturing a semiconductor device which has a smaller thickness than heretofore and no threading dislocation and is provided with a stress relieving silicon germanium buffer layer having a flat surface in atomic level, and is superior in mass productivity.例文帳に追加

従来よりも膜厚が薄く、貫通転位が無く、且つ表面が原子レベルで平坦な歪緩和シリコンゲルマニウム緩衝層を有する、量産性の優れた半導体装置を製造する方法を提供する - 特許庁

To provide a method for manufacturing a semiconductor substrate having an SiGe layer for making thin the SiGe layer, and relaxing its distortion, and reducing its threading-dislocation density.例文帳に追加

ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化を図り、しかも、歪みが緩和され、かつ、貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供する。 - 特許庁

To enable multilayer formation of a plurality of nitride compound semiconductor layers with lattice constant difference of a prescribed value or more in good crystallinity, and to restrain propagation of threading dislocation to an epitaxial growth direction.例文帳に追加

所定値以上の格子定数の差を有する複数の窒化物系化合物半導体層を結晶性の良い状態で多層形成することができ、エピタキシャル成長方向への貫通転位の伝播を抑制できること。 - 特許庁

To reduce the threading dislocation of a single substrate made of nitride semiconductor from a nitride semiconductor substrate where a nitride semiconductor is grown on a supporting substrate, and to obtain a nitride semiconductor with a thick film.例文帳に追加

支持基板上に窒化物半導体を成長させた窒化物半導体基板から窒化物半導体の単体基板を貫通転位を低減させ、また厚膜の窒化物半導体として得ることを目的とする。 - 特許庁

To provide a process for producing a semiconductor substrate in which a strained Si layer can be formed on a silicon substrate while suppressing threading dislocation as much as possible and eliminating an SiGe layer as much as possible and production efficiency can be enhanced.例文帳に追加

ＳｉＧｅ層を極力設けることなく、貫通転位を極力抑制した歪みＳｉ層をシリコン基板上に形成することができ、生産効率を向上できる半導体基板の製造方法を提供する。 - 特許庁

To provide a distorted silicon wafer and a manufacturing method thereof which is capable of further reducing the threading dislocation density of a distorted Si layer formed on a SiGe layer in a distorted silicon wafer with the SiGe layer.例文帳に追加

ＳｉＧｅ層を有する歪みシリコンウエハにおいて、ＳｉＧｅ層上に形成される歪みＳｉ層における貫通転位密度の一層の低減化を図ることができる歪みシリコンウエハおよびその製造方法を提供する。 - 特許庁

To provide a semiconductor substrate having a high quality strained Si (silicon) layer by reducing the density of threading dislocation on the surface of an SiGe layer for forming the strained Si layer as much as possible.例文帳に追加

歪みＳｉ層が形成されるＳｉＧｅ層表面の貫通転位の密度を極力少なくすることにより、高品質の歪みＳｉ（シリコン）層を有する半導体基板およびその半導体基板の製造方法を提供する。 - 特許庁

To provide a semiconductor laminated structure reduced in a threading dislocation density propagated from crystal defects generated from the associated portion of lateral growths to the surface of the semiconductor, and to provide a semiconductor element formed on the obtained high-quality semiconductor laminated structure.例文帳に追加

横方向成長の会合部分から発生する結晶欠陥から半導体表面に伝播する貫通転位密度が低減された半導体積層構造、及び得られた高品質の半導体積層構造上に形成された半導体素子を提供すること。 - 特許庁

To provide a method for manufacturing an epitaxial substrate which can grow an A axis oriented nitride-based semiconductor on an R surface sapphire substrate in a selected transverse direction, and to provide an epitaxial substrate manufactured by this method which has a low threading dislocation density and an excellent surface flatness.例文帳に追加

A軸配向の窒化物系半導体をR面サファイア基板上に選択横方向成長させるエピタキシャル基板の製造方法ならびにこの方法により製造した基板全面において貫通転位密度が低く、かつ、表面平坦性の優れたエピタキシャル基板を提供する。 - 特許庁

To reduce threading dislocation density and surface roughness, and prevent roughness of a surface and an interface from being deteriorated in the case of heat treatment in a device manufacturing process or the like, in the method for a semiconductor substrate, the method for manufacturing a field effect transistor, a semiconductor substrate and a field effect transistor.例文帳に追加

半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタにおいて、貫通転位密度が低く、表面ラフネスが小さいと共に、デバイス製造工程等の熱処理時における表面や界面のラフネスの悪化を防ぐこと。 - 特許庁

To stably manufacture an Al-containing III nitride film having excellent film characteristics by suppressing the threading dislocation density, etc., of all obtained Al-containing III nitride films to a fixed value or lower at the time of continuously forming a plurality of Al-containing III nitride films over a long period of time by the CVD method.例文帳に追加

ＣＶＤ法により、複数のＡｌ含有III族窒化物膜を長時間に亘って連続して形成する場合に、得られたＡｌ含有III族窒化物膜総ての転位密度などを一定の値以下とし、優れた膜特性のＡｌ含有III族窒化物膜を安定して製造する。 - 特許庁

To provide a method of producing a semiconductor substrate having an SiGe layer in which the SiGe layer can be made thin and the density of threading dislocation in the SiGe layer incident to lattice mismatch of Si and SiGe can be reduced.例文帳に追加

ＳｉＧｅ層を有する半導体基板の製造方法において、ＳｉＧｅ層の薄層化を図ることができ、かつ、ＳｉとＳｉＧｅとの格子不整合により発生するＳｉＧｅ層における貫通転位密度の低減化を図ることができる半導体基板の製造方法を提供する。 - 特許庁

The third buffer layer 5 is provided for reducing threading dislocation and residual strain of the light emitting layer 6, improving planarity of a base of the light emitting layer 3, and moderating a piezoelectric field of the light emitting layer 6 by using carriers generated in the third buffer layer 5, and Si is added to the third buffer layer as an impure substance acting as a donor.例文帳に追加

第３のバッファ層５は、発光層６の貫通転位および残留歪みを低減するとともに発光層３の下地の平坦性を向上させ、さらには当該第３のバッファ層５で生成されたキャリアを利用して発光層６のピエゾ電界を緩和するために設けたものであり、ドナーとなる不純物としてＳｉを添加してある。 - 特許庁