「write address」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

A write address pointer 112 designates an address to store data in a RAM 110 for data storage.例文帳に追加

書き込みアドレスポインタ１１２は、データ格納用ＲＡＭ１１０にデータを格納する番地を指定する。 - 特許庁

In this front-end signal interpolation circuit, an address decoder 27 sets a memory 25 to the write mode to determine the address during the period where a flaw detection signal 43 is not supplied.例文帳に追加

キズ検出信号４３が供給されない期間、アドレスデコーダ２７は、メモリ２５を書き込みモードとし、アドレスを決定する。 - 特許庁

In an address timing controller 1 controlling read/write of data of DIMM 3, a write-enabling-period in which data is written and a write- prohibition-period in which data is not written are set in a write-enabling-period of picture data of one line, refreshing of DIMM 3 is performed during a write- prohibition-period.例文帳に追加

DIMM3のデータリードライトを制御するアドレスタイミングコントローラ1は、1ライン分の画像データのライトが可能な期間において、データライトが行われるライト可能期間と、データライトが行われないライト禁止期間とを設定し、ライト禁止期間にDIMM3のリフレッシュを実行する。 - 特許庁

The read/write control circuit 301 included in a recording and/or reproducing device calculates a check start address for starting an address check based on the permissible number of address errors and the read/write start address, and counts up an address value using the check start address as an initial value to calculate a predicted address value.例文帳に追加

記録および／または再生装置に含まれるリード／ライト制御回路３０１においては、アドレスエラー許容数とリード／ライト開始アドレスとに基づいてアドレスチェックを開始するチェック開始アドレスが演算され、そのチェック開始アドレスを初期値としてアドレス値をカウントアップして予想アドレス値が演算される。 - 特許庁

When the access to the flash memory 3 is a write access, a CPU 7 exchanges the physical address corresponding to the logical address related with the write access in the buffer 5 for the logical/physical conversion table with one physical address in the buffer 6 for the free physical address table.例文帳に追加

ＣＰＵ７は、フラッシュメモリ３へのアクセスがライトアクセスのときについては、論理物理変換テーブル用バッファ５内の当該ライトアクセスに係る論理アドレスに対応する物理アドレスと空き物理アドレステーブル用バッファ６内の一の物理アドレスとを交換する。 - 特許庁

In a request source device 10, a particular read request unit 13 includes a prescribed address of a memory 27 in a request destination device 20 at a write address, and generates a write packet for read request including an address of the memory 27 in a payload as a read address.例文帳に追加

要求元デバイス１０では、特殊読出要求部１３は、要求先デバイス２０のメモリ２７の所定のアドレスを書込みアドレス部分に含み、かつペイロード部分にメモリ２７のアドレスを読出しアドレスとして含む読出要求用ライトパケットを生成する。 - 特許庁

A writing address signal selecting circuit 40 inputs the initial value writing address signal generated by the counter and a data write address signal in a normal operating state, and selects the initial value write address signal according to a reset signal, and inputs it to a memory.例文帳に追加

書込アドレス信号選択回路４０はカウンタが生成した初期値書込アドレス信号と通常動作状態におけるデータ書込アドレス信号とを入力しリセット信号により初期値書込アドレス信号を選択しメモリに入力する。 - 特許庁

The memory control part 123 is equipped with an LED type judgment part 243 which switches a generation pattern of a write address used in a write address generating part 205, and a generation pattern of a read address used in a read address generating part 247.例文帳に追加

メモリ制御部１２３は、書込アドレス生成部２０５において用いる書込アドレスの生成パターンおよび読出アドレス生成部２４７において用いる読出アドレスの生成パターンを切り換えるＬＥＤタイプ判断部２４３を備える。 - 特許庁

In the case of detecting that a write address signal coincides with a read address signal in a determination range state, the address value of the write address signal is stored, writing to a memory is stopped, thereby outputting a video signal without mixing new and old frames.例文帳に追加

判定範囲状態のときに書き込みアドレス信号と読み出しアドレス信号とが一致することを検出した場合、書き込みアドレス信号のアドレス値を保持して、メモリへの書き込みを停止することにより、新旧フレームを混在させることなく、映像信号を出力する。 - 特許庁

The register diagnostic device includes: address storages 614, 619 for retrieving and storing write data for a register from a CPU 1, and an address of read data from an address bus 2; and data storages 615, 620 for retrieving and storing the write data for the register from the CPU 1, and read data from an address bus 5.例文帳に追加

ＣＰＵ１からレジスタに対するライトデータ及びリードデータのアドレスをアドレスバス２から取り出して記憶するアドレス記憶６１４、６１９と、ＣＰＵ１からレジスタに対するライトデータ及びリードデータをデータバス５から取り出して記憶するデータ記憶６１５、６２０とを有している。 - 特許庁

The shuffling table 228v receives an IDi separated from input data as an address, generates a converted address IDo as an output, and the address IDo is used for a write address to write data to a data storage memory 260.例文帳に追加

シャフリングテーブル２２８ｖは、入力データから分離したＩＤｉをアドレスとして受け取り、変換したアドレスＩＤｏを出力として発生し、アドレスＩＤｏがデータ蓄積用のメモリ２６０にデータを書込むための書込みアドレスとして使用される。 - 特許庁

This write end address latch circuit 15 uses the value of the write side address counter 12 to self-restore the value of the read side address counter 13 when the read side address counter 13 malfunctions due to an external temporary noise or the like.例文帳に追加

このライト終了アドレス保持回路１５は、外部からの一時的な雑音等によりリード側アドレスカウンタ１３が誤動作した時に、ライト側アドレスカウンタ１２の値を使用してリード側アドレスカウンタ１３の値を自己復旧させる。 - 特許庁

The write/read address control part further controls the decision, generation or the like of a read source address in reading an interleave address from the memory for address storage.例文帳に追加

さらに、書き込み／読み出しアドレス制御部は、アドレス保管用メモリからインタリーブアドレスを読み出す際に、読み出し元アドレスの決定、生成等を制御。 - 特許庁

The write address generating circuit 2 repeatedly adds a plurality of address differential values to a column start address, thus generating address value that fluctuates in a prescribed pattern.例文帳に追加

書き込みアドレス生成回路２は、行開始アドレスに、複数のアドレス差分値を繰り返して加算することにより、所定のパターンで変動するアドレス値を生成する。 - 特許庁

In an address period, write pulses Vw and Vs are applied between an address electrode and a scanning electrode by an address driver and a scanning driver to cause address discharge.例文帳に追加

アドレス期間にアドレス電極とスキャン電極との間に書き込みパルスＶｗ，Ｖｓがアドレスドライバおよびスキャンドライバにより印加されることによりアドレス放電が起こる。 - 特許庁

An address determining part determines whether or not an interleave address generated by an address converting part corresponds to a data storage part on an interleaver memory and sends the resultant determination to a write/read address control part.例文帳に追加

アドレス判定部は、アドレス変換部で生成されたインタリーブアドレスについてインタリーバメモリ上のデータ格納部分に対応／否かを判定して書き込み／読み出しアドレス制御部に送る。 - 特許庁

A writing circuit 172 decrements, with the bank final address as a writing start address, a writing address in the bank starting address direction to write image data for one bank.例文帳に追加

書き込み回路１７２は、バンク最終アドレスを書き込み開始アドレスとして、バンク開始アドレス方向に書き込みアドレスをデクリメントさせて１バンク分の画像データを書き込む。 - 特許庁

The write/read address control part surely overwrites an interleave address that does not correspond to the data storage part on the interleaver memory with an interleave address that has been generated just after the interleave address.例文帳に追加

書き込み／読み出しアドレス制御部は、インタリーバメモリ上のデータ格納部分に対応しないインタリーブアドレスを、必ず直後に生成されたもので上書。 - 特許庁

An address initialization detection unit 7 monitors the approach of the write address and the read address at all the time and outputs an address initializing signal 106 when the approach is within a predetermined distance.例文帳に追加

アドレス初期化検出部７は書込アドレスと読出アドレスの接近を常時監視し、所定の距離になるとアドレス初期化信号106を出力する。 - 特許庁

It is also composed so as to write address information that does not exist in the next address information corresponding to a memory address belonging to a termination of an address group of packets having the same information contents.例文帳に追加

また、同一情報内容のパケットの宛先グループの終端に属するメモリアドレスに対応する次の宛先情報には実在しない宛先情報を書き込む。 - 特許庁

An address control section 113 sets a read address in a head address =000, sets a write enable signal to a low level for a period before a cycle of a read address, and sets the signal to a high (active) level for a period after the cycle.例文帳に追加

アドレス制御部１１３は読み出しアドレスを先頭アドレス＝０００にセットし、また、ライトイネーブル信号を１つの読み出しアドレスのサイクルの前の区間でローにし、後の区間でハイ−アクティブにする。 - 特許庁

Since an address delay circuit 103 outputs a write address 22 that takes the same address value while constantly being delayed from the read address 21, thus enabling a storage 100 to perform FIFO-type data input/output as a whole.例文帳に追加

アドレス遅延回路１０３は読み出しアドレス２１よりも常に遅れて同じアドレス値を採る書き込みアドレス２２を出力するので、記憶装置１００は全体としてＦＩＦＯ型のデータの入出力を行う。 - 特許庁

In a shared buffer memory 132, the initial value of a write address is set as the minimum address, and an address in which input image data to be inputted from an image memory are stored is updated to the maximum address direction.例文帳に追加

共有バッファメモリ１３２において、書き込みアドレスの初期値を最小番地に設定し、画像メモリから入力される入力画像データを格納するアドレスを最大番地方向に更新していく。 - 特許庁

An address and a write command of a memory cell in which error data is stored by an address/command generator are generated based on the error detection signal, and the address is held in a fail address register 40.例文帳に追加

誤り検出信号に基づいて、アドレス／コマンドジェネレータ２２により誤りデータが記憶されたメモリセルのアドレスとライトコマンドが生成され、前記アドレスはフェイルアドレスレジスタ４０に保持される。 - 特許庁

The memory array has nonvolatile memory cells, in which a write voltage is applied from a write selection word line according to an address signal in the write operation and also a write current is supplied from a transistor (TR6) switching controlled by a write selection bit line and the parallel write restriction circuit according to logical values of write data.例文帳に追加

メモリアレイは、書き込み動作においてアドレス信号に従って書き込み選択とされるワード線から書き込み電圧が印加され、且つ、書き込みデータの論理値に従って書き込み選択ビット線と並列書き込み制限回路によりスイッチ制御されるトランジスタ（ＴＲ６）から書き込み電流が供給される不揮発性メモリセルを有する。 - 特許庁

The device 101 receives a packet write address from the buffer 103 and sends the packet and the packet write address to the device 111.例文帳に追加

パケット取捨選択装置１０１は、ライトバッファ１０３からパケット書き込みアドレスを受け取り、パケット改変装置１１１へパケットとパケット書き込みアドレスを送り出す。 - 特許庁

A CPU 18 performs time management of pre-trigger processing by outputting a video write address d and an audio write address e, when the video header is detected.例文帳に追加

そして、ＣＰＵ１８には、ビデオヘッダ検出時のビデオライトアドレスｄおよびオーディオライトアドレスｅを出力することにより、プリトリガ処理の時間管理を行う。 - 特許庁

In an address period, a write pulse Vw having a positive polarity is applied to an address electrode, and a write pulse Vs having a negative polarity is applied to a scan electrode.例文帳に追加

アドレス期間では、アドレス電極に正極性の書き込みパルスＶｗが印加され、スキャン電極に負極性の書き込みパルスＶｓが印加される。 - 特許庁

A post-write buffer 12 is composed of an address buffer 27, a data buffer 29, first and second clock timing signals, an address decoder 24 and a write enable circuit 31.例文帳に追加

後置書込みバッファ１２は、アドレス・バッファ２７，データ・バッファ２９，第１のクロック・タイミング信号，第２のクロック・タイミング信号，アドレス・デコーダ２４，書込みイネーブル回路３１で構成される。 - 特許庁

The CPU 1 outputs address information which indicates data transfer access containing a write address value of a device 3 to the CPU control bus during the transfer of data from a memory 2 to the device 3, and makes write access to device 3.例文帳に追加

ＣＰＵ１は、メモリ２からデバイス３へのデータ転送時に、デバイス３のライトアドレス値を含むデータ転送アクセスを示すアドレス情報をＣＰＵ制御バスに出力し、デバイス３に対するライトアクセスを実施させる。 - 特許庁

The DRAM access circuit 110 uses write address data WA generated by an address generating circuit 180 and an adder circuit 182 to access the DRAM 10 and to write the supplied data to the DRAM 10.例文帳に追加

ＤＲＡＭアクセス回路１１０では、アドレス発生回路１８０及び加算回路１８２によって生成される書き込みアドレスデータＷＡを用いてＤＲＡＭ１０にアクセスし、供給された上記データをＤＲＡＭ１０に書き込む。 - 特許庁

Then the skip control circuit 22 controls the write control circuit 21 to write data in succession to the B picture from an address stored in the overwrite address storage section 21 in the FIFO 1.例文帳に追加

そしてスキップ制御回路２２は、書き込み制御回路２１を制御し、そのＢピクチャに続くデータを、上書きアドレス記憶部２１に記憶されているアドレスから、FIFO１に書き込ませる。 - 特許庁

When performing the write access to a global area (S105: No), it is decided whether the write access occurs in the access destination address in the past or not in reference to an address list (S115).例文帳に追加

一方、グローバル領域に対してライトアクセスを行う場合には（Ｓ１０５：Ｎｏ）、アドレスリストを参照して過去にアクセス先アドレスにライトアクセスが発生したか否かを判定する（Ｓ１１５）。 - 特許庁

In the next write object period, "1" is written to the address 3 as the write data, and "1" previously written to the address 3 is read as the read data.例文帳に追加

次の書き込み対象期間では、アドレス３に、「１」が書き込みデータとして書き込まれ、アドレス３に元々書きこまれていた「１」が読み出しデータとして読み出される。 - 特許庁

In the initial write object period, "0" is written to the address 0 as write data, and "0" previously written to the address 0 is read as read data.例文帳に追加

、最初の書き込み対象期間では、アドレス０に、「０」が書き込みデータとして書き込まれ、アドレス０に元々書きこまれていた「０」が読み出しデータとして読み出される。 - 特許庁

The continuous frequency storing part 15 stores a count value obtained by counting the count-up signal CU at an address corresponding to a write address WAdd of the write data DAI.例文帳に追加

連続回数格納部１５は、カウントアップ信号ＣＵをカウントしたカウント値を、当該書込データＤＡＩの書込アドレスＷＡｄｄに対応するアドレスに格納する。 - 特許庁

At performing of a data transfer, a read request is transmitted to the 1394 address when performing a 'Read' processing, and a write request is transmitted to the address when performing a 'Write' processing.例文帳に追加

データ転送を行う際、その１３９４アドレスに対しＲｅａｄ処理の場合はリードリクエストを、Ｗｒｉｔｅ処理の場合はライトリクエストを送信する。 - 特許庁

Phase comparator circuits 10, 11 compare the write address with the read address and invert a selector switching signal if there is a possibility of the occurrence of contention between the write and read addresses.例文帳に追加

位相比較回路１０，１１はライトアドレスとリードアドレスを比較し、ライトアドレスとリードアドレスとの競合が生じる虞がある場合にはセレクタ切替信号を反転する。 - 特許庁

A pixel sequence converter 1 writes the image data inputted via an input line 11 from the image sensor into a line memory 3, according to a write address generated by a write address generation circuit 2.例文帳に追加

画素順序変換装置１は、イメージセンサから入力ライン１１を経て入力された画像データを、書き込みアドレス生成回路２で生成された書き込みアドレスに従って、ラインメモリ３に書き込む。 - 特許庁

When instructions for read-out operation and write-in operation are simultaneously given to the same address, data corresponding to write-in operation is temporarily stored in a register circuit 140 with an address signal.例文帳に追加

同一アドレスに対して同時に読出動作と書込動作とが指示された場合には、書込動作に対応するデータは、アドレス信号とともにレジスタ回路１４０に一時的に格納される。 - 特許庁

When a memory access is write, the command distribution means issues a write command to the physical address of the device shown by an address conversion means.例文帳に追加

コマンド振り分け手段はメモリアクセスがライトであった場合には、アドレス変換手段が示すデバイスの物理アドレスに対しライトコマンドを発行する。 - 特許庁

A data write position in a segment of the cache memory is changed to an address to which a lower bit of a logical block address (LBA) of write data is added as an offset.例文帳に追加

キャッシュメモリのセグメント内におけるデータ書き込み位置を、書き込みデータの論理ブロックアドレス（ＬＢＡ）の下位ビットをオフセットとして加えたアドレスに変更する。 - 特許庁

A CPU 11 issues to a control device 13 a write command with a data address of the system memory 12 set for data writing and a write command with a predetermined address set for data erasing.例文帳に追加

ＣＰＵ１１は、データライトの際にはシステムメモリ１２におけるデータのアドレスをセットしたライトコマンドを、データイレースの際には所定のアドレスをセットしたライトコマンドを、制御装置１３に対して発行する。 - 特許庁

The first write assist driver 21a is activated when at least conditions, in which the first write driver 19a is activated and there is a match between the first row address and the second row address, are satisfied.例文帳に追加

第１のライトアシストドライバ２１ａは、第１のライトドライバ１９ａが活性化され、かつ第１のロウアドレスと第２のロウアドレスとが一致する条件を少なくとも満たすときに、活性化される。 - 特許庁

When a memory write instruction is issued in the process of memory copying, an address comparator 1221 compares the write address (RA) with the count values of the counters 1223 and 1224, and if the RA is larger than the count value of the counter 1223, simply permits the memory writing.例文帳に追加

メモリコピーの工程中にメモリライトの命令が発行された場合には、アドレス比較器1221はそのライトアドレス(RA)とカウンタ1223,1224のカウント値とを比較し、RAが1223のカウント値より大きい場合には単にメモリライトを許可する。 - 特許庁