「write address」に関連した英語例文の一覧と使い方(10ページ目) - Weblio英語例文検索

In the synchronization circuit 11, by making the clocks of write address signals and read address signals different in the respective poststage SRAMs, the transfer of the clock is made possible.例文帳に追加

この同期回路１１では、各後段ＳＲＡＭにおいて書込アドレス信号及び読出アドレス信号のクロックを異ならせることで、クロックの乗り換えが可能である。 - 特許庁

When the programmable logic circuit P is reconfigured, operation for supplying the internal data storage memory 2 with the write address and the read address is performed as well.例文帳に追加

また、プログラマブル論理回路Ｐの再構成を行う場合は、内部データ記憶用メモリ２へと書込用アドレスや読出用アドレスを供給する動作も行う。 - 特許庁

A write address generating circuit 2 and a read address generating circuit 3 select the memory map of a buffering memory 4 on the basis of a stream identification signal.例文帳に追加

ライトアドレス生成回路２及びリードアドレス生成回路３は、ストリーム識別信号に基づいて、バッファリングメモリ４のメモリマップを切換える。 - 特許庁

In each RAM 301, the input image data is written in the address shown by the write pointer, and the image data is read out from the address shown by the read pointer and supplied to each image forming engine 7.例文帳に追加

各ＲＡＭ３０１において、書込ポインタが表すアドレスに、入力した画像データを書き込み、読出ポインタが表すアドレスから画像データを読み出して各画像形成エンジン７に供給する。 - 特許庁

A group of registers 123 write the signal values of the 1st bit A0 the 8th bit A7 of the address bus 140 to the resistor corresponding to the address when the enable signal EB is 'effective'.例文帳に追加

レジスタ群１２３は、イネーブル信号EBが‘有効’のときに、アドレスバス１４０の第１ビットＡ0 〜第８ビットＡ7 の信号値を、上記アドレスに対応するレジスタに書き込む。 - 特許庁

A storage data amount decision circuit 5 receives the write address and the read address and provides an output of a detection signal 15 when the stored data amount reaches a prescribed amount.例文帳に追加

蓄積データ量判定回路５は訂正ライトアドレスとリードアドレスを入力し、蓄積データ量が所定値になると検出信号１５を出力する。 - 特許庁

Reading the transmission data is carried out prior to the point of the phase comparison by placing offset between the address decoder 1-51 for detecting the write phase and the address decoder 1-52 for detecting the read phase.例文帳に追加

書き込み位相を検出するアドレスデコーダ１−５１と読み出し位相を検出するアドレスデコーダ１−５２にオフセットを付け、位相比較を行うポイントより前で伝送データの読み出しを行う。 - 特許庁

When write from a local bus to a host bus is conducted, a first selector 137 selects an address of a FIFO pointer and stores the address and data in the FIFO buffer of the external memory 150.例文帳に追加

ローカルバスからホストバスへの書き込みがあった場合、第１のセレクタ１３７がＦＩＦＯポインタのアドレスを選択して外付けメモリ１５０のＦＩＦＯバッファにアドレスとデータを格納する。 - 特許庁

The read address outputted from the address counter 2 is fed to the memories 24 to 27 that are not in write operation by the DSPs 15, 16.例文帳に追加

アドレスカウント２から出力される読み出しアドレスは、ＤＳＰ１５，１６による書き込み動作中でないメモリ２４〜２７に対して供給される。 - 特許庁

When a write address and a read address match each other, a bit-line control circuit sets the potential level of the selected second bit line to a potential level that corresponds to the writing data on the selected first bit line.例文帳に追加

ライトアドレスとリードアドレスが一致する場合、ビット線制御回路は、選択第２ビット線の電位レベルを、選択第１ビット線上の書き込みデータに応じた電位レベルに設定する。 - 特許庁

At timing T2 that a write command is input, a column address is input to an address buffer, but a column decoder is not operated, and a Y switch is not selected.例文帳に追加

ライトコマンドが入力されたタイミングＴ２では、カラムアドレスがアドレスバッファに入力されるが、カラムデコーダは動作せず、Ｙスイッチは選択されない。 - 特許庁

The retrieval part retrieves whether or not an effective entry having the same address as a destination address of a write-in request packet is present in the table for changing destination.例文帳に追加

検索部は、書き込み要求パケットの宛先アドレスと同一のアドレスを有する有効なエントリが宛先変更用テーブルに存在するか否かを検索する。 - 特許庁

In the next write inhibition period, nothing is written to the address 6 and "6" previously written to the address 6 is read as the read data.例文帳に追加

次の書き込み禁止期間においては、アドレス６には何も書き込まれずに、アドレス６に元々書きこまれていた「６」が読み出しデータとして読み出される。 - 特許庁

When the address range does not match the write failure address range of a management table 48, the data of the fault-suspected device are copied to the spare disk device 34 for restoration.例文帳に追加

アドレス範囲が管理テーブル４８のライト失敗アドレス範囲に該当しない時は被疑ディスク装置のデータを予備ディスク装置３４にコピーして復元する。 - 特許庁

To provide a data buffer monitor circuit which can securely detect trouble occurring in a write address generating circuit and a read address generating circuit in such a case.例文帳に追加

ライトアドレス生成回路およびリードアドレス生成回路に障害が発生した場合に確実に障害が検出可能であるデータバッファ監視回路を提供する。 - 特許庁

The write control circuit 121, when writing the image data into the internal RAM 122, writes so that the address in the internal RAM 122 will correspond to the real address of the memory being the transfer destination of the image data.例文帳に追加

書込制御回路１２１は、内部ＲＡＭ１２２に画像データを書き込む際には、内部ＲＡＭ１２２におけるアドレスが画像データの転送先であるメモリの実アドレスに対応するようにして書き込む。 - 特許庁

The comparator 22 detects a read operation which is from the same address as the value of the register 26 and is not fetch and rewrites the value of the register 25 to the value of the signal ADDRESS when the next write operation comes according to this detection.例文帳に追加

比較器２２は、レジスタ２６の値と同じアドレスからのフェッチではない読み出し動作を検出し、この検出により、次の書き込み動作のときに、レジスタ２５の値はアドレス信号ＡＤＤＲＥＳＳの値に書き換えられる。 - 特許庁

An output address generation part 17 generates the write leading address of pixel data for one line of the rotation processing units posterior to processing, and performs access, and writes the image data by performing burst access in the following main scanning directions.例文帳に追加

出力アドレス生成部１７は、処理後の回転処理単位の１ライン分の画素データの書き込み先頭アドレスを生成してアクセスし、それより後の主走査方向をバースト転送して書き込む。 - 特許庁

To generate an expected value required at the time of write-in test of byte mask for a memory in which a burst address in generated and in/from which parallel pattern data columns given externally to this burst address can be written and read out.例文帳に追加

メモリの内部でバーストアドレスを発生し、このバーストアドレスに外部から与えた並列パターンデータ列を書き込み、読み出すことができるメモリに対し、バイトマスク書き込み試験時に必要とする期待値を発生させる。 - 特許庁

The writing of data Din <3:0> to the RAM 101 is made to an address that is specified by a write address in synchronization with the leading edge of the clock CLK being fed to a clock terminal CLW.例文帳に追加

ＲＡＭ１０１へのデータＤｉｎ＜３：０＞の書き込みは書き込みは、クロック端ＣＬＷに与えられたクロックＣＬＫの立ち上がりに同期して、書き込みアドレス２２によって指定されるアドレスに対して行われる。 - 特許庁

Request writing parts 7-1 to 7-n write data transfer requests of bus masters 2-1 to 2-n in a queue part 8 based on a writable address notified by a writing address management part 5.例文帳に追加

要求書き込み部７−１〜７−ｎは、書き込みアドレス管理部５から通知された書き込み可能アドレスに基づき、バスマスタ２−１〜２−ｎのデータ転送要求をキュー部８に書き込む。 - 特許庁

The write control part 11m writes the image data on and after the second line in the RAM 12m in address designated order in the same order as address designated order when reading the image data of one line before.例文帳に追加

ライト制御部１１ｍは、２ライン目以降の画像データを、１つ前のラインの画像データを読み出したときのアドレス指定順序と同じ順序のアドレス指定順序で、ＲＡＭ１２ｍに書き込む。 - 特許庁

A write control circuit 2 receives alternate information, writes data to a substitute register 5 without stopping the operation of a CPU 6 and writes the data address of the register 5 in an address storage register 4.例文帳に追加

書き込み制御回路２は代替情報を受けＣＰＵ６の動作を停止しないで代替レジスタ５にデータを書き込み、アドレス格納レジスタ４に代替レジスタ５のデータのアドレスを書き込む。 - 特許庁

A write-in control circuit 6 is provided with a counter control circuit 61 and an address control circuit 62, and configured to input address information, and to input command information from a CPU 1.例文帳に追加

書き込み制御回路６には、カウンタ制御回路６１とアドレス制御回路６２が設けられ、アドレス情報を入力し、ＣＰＵ１からコマンド情報を入力する。 - 特許庁

When a comparator circuit 4 detects that a memory read address coincides with the stored write address, the switched operation mode is instructed to the reading side.例文帳に追加

そして、比較回路４で、メモリ読出しアドレスと記憶されている書込みアドレスとの一致が検出されたときに、読出し側へ切替わった動作モードを指示するよう構成する。 - 特許庁

A read propriety detection circuit 8 compares the write address WAD2 generated in the W counter 4 with a read address RAD generated in an R counter 5 and judges read propriety.例文帳に追加

読出し可否検出回路８はＷカウンタ４で生成された書込みアドレスＷＡＤ２とＲカウンタ５で生成された読出しアドレスＲＡＤとを比較し、読出し可否の判定を行う。 - 特許庁

A counter 3 counts the number of input pulses of a clock (a) which is synchronized with the time slot of the input frame, and then outputs the count to the memory 1 as a write address and outputs the count to a memory 2 as a read address.例文帳に追加

カウンタ３は、入力フレームのタイムスロットに同期したクロックａの入力パルス数を計数し、その計数値をメモリ１に書込みアドレスとして出力すると共に、メモリ２に読み出しアドレスとして出力する。 - 特許庁

A skip control circuit 22 allows an overwrite address storage section 21A of a write control circuit 21 to store an address of an FIFO 1 in which a B picture, e.g. is written in timing when a picture skip request is made.例文帳に追加

スキップ制御回路２２は、ピクチャをスキップする要求がされたタイミングで、例えば、Ｂピクチャが書き込まれたFIFO１のアドレスを、書き込み制御回路２１の上書きアドレス記憶部２１Ａに記憶させる。 - 特許庁

The web address or the e-mail address is substituted by a number that is easy to remember or write on paper or the like, such as a telephone number or a postal code, and it is registered in a registration/management company.例文帳に追加

ＨＰアドレスやメールアドレスを電話番号や郵便番号などのように、短時間で覚えやすかったり紙などに記録しやすかったりできる番号に置き換え、登録・管理会社へ登録します。 - 特許庁

In frequency change operation, VI(N) is written in a write address of a memory 101, and contents in a read address of the memory 101 are outputted to VOD(N).例文帳に追加

周波数乗り換え動作は、書き込みアドレスにＶＩ（Ｎ）がメモリ１０１に書き込まれ、読み出しアドレスのメモリ１０１の内容がＶＯＤ（Ｎ）に出力される。 - 特許庁

A low-order writing address 13 and a high-order writing address 14 are sent by a writing frame pulse signal 11 and a writing clock signal 12 so as to write input data 10 into a 2-port RAM 1.例文帳に追加

書込フレームパルス信号１１と書込クロック信号１２により下位書込アドレス１３と上位書込アドレス１４を送出し、２ポートＲＡＭ１に入力データ１０を書き込む。 - 特許庁

The LSU 4 has a DCACHE temporarily storing read/write data for an external memory, a SPRAM 42 used for special uses other than a cache and an address generator generating a virtual address for accessing the DCACHE and the SPRAM 42.例文帳に追加

ＬＳＵは、外部メモリに対する読み出し／書き込みデータを一時的に格納するDCACHEと、キャッシュ以外の特殊な用途に使用されるSPRAMと、DCACHEやSPRAMをアクセスするための仮想アドレスを生成するアドレス生成器とを有する。 - 特許庁

At least one of the decoders generates read and/or write addresses from within a predetermined address range that is a subset of the address space.例文帳に追加

少なくとも１つのデコーダは、アドレス空間のサブセットである所定のアドレス範囲の中から読み出すおよび／または書き込みアドレスを生成する。 - 特許庁

A discriminating section 13 is constituted of two bits comparators 14a, 14b and a discriminating circuit 15, and discriminates whether inputted write-in address data WA, read-out address data RA are data specifying inside of a storage region or not.例文帳に追加

判定部１３は、２ビット比較器１４ａ、１４ｂ及び判定回路１５で構成され、入力された書き込みアドレスデータＷＡ、読み出しアドレスデータＲＡが記憶領域内を指定するものであるか否かを判定する。 - 特許庁

A control circuit 12 controls access for a storage section 10 of an inputted write-in address data WA or a read-out address data RA in accordance with a signal WE/WN/AR outputted from the discriminating section 13.例文帳に追加

制御回路１２は、判定部１３から出力される信号ＷＥ／ＷＮ／ＡＲに応じて、入力された書き込みアドレスデータＷＡ、又は、読み出しアドレスデータＲＡの記憶部１０へのアクセスを制御する。 - 特許庁

When asynchronous data are inputted from a correspondent channel, a write address generating means 10b generates a read start timing pulse and outputs it to a read address generating means 30.例文帳に追加

対応するチャネルから非同期データが入力されると、書き込みアドレス生成手段１０ｂが、読み出し開始タイミングパルスを生成して読み出しアドレス生成手段３０へ出力する。 - 特許庁

An FIR filter interpolates input data S101, and an interpolation signal is stored in a RAM 107 at an address denoted by a counter 108 that counts number of input clocks S103 and generates a write address.例文帳に追加

入力データＳ１０１をＦＩＲフィルタで補間し、補間信号を、入力クロックＳ１０３をカウントして書き込みアドレスを発生するカウンタ１０８の示すアドレス位置のＲＡＭ１０７上に格納する。 - 特許庁

The device is provided with two groups of address counters and a control counter, and has such constitution that control of the number of addresses to be generated corresponding to each of operation mode in which read, write, erasure, or the like are different and successive generation of address values can be performed.例文帳に追加

２組のアドレスカウンタと制御カウンタを備えて、読み出し、書き込み、消去等の異なる動作モードの各々に対応して発生すべきアドレス数の管理とアドレス値の順次発生が可能な構成となっている。 - 特許庁

To raise workability by making possible to write in respective address numbers of not only for residence-room master units but also address numbers for a common door device in the system, a management office master unit, and a control device in short working time.例文帳に追加

居室親機のアドレス番号のみならず、システム内の共同玄関機、管理室親機、制御機のそれぞれのアドレス番号の書き込みを、短い施工時間で可能として施工性を高める。 - 特許庁

The multiplexed signal is stored in a memory 120 in accordance with write address setting data and is read out from the memory 120 in accordance with read address setting data.例文帳に追加

メモリ１２０は書き込みアドレス設定データに従って多重化信号を記憶し、また、読み出しアドレス設定データに従って多重化信号を読み出す。 - 特許庁

By holding the write pointers and read pointers of respective FIFO areas in address registers 105a, 105b and 105c, an address counter is made common and the circuit scale is reduced.例文帳に追加

また、アドレスレジスタ105ａ、105ｂ、105ｃに、各ＦＩＦＯ領域の書込ポインタと読出ポインタを保持しておくことで、アドレスカウンタを共通化し、回路規模を小さくする。 - 特許庁

A memory write control part 12 converts a logical address output from a host controller 2 into a physical address, and refers to a table 12a to discriminate a resolution of an image data to output.例文帳に追加

メモリライト制御部１２は、ホストコントローラ２から出力された論理アドレスを物理アドレスに変換し、テーブル１２ａを参照して、出力する画像データの解像度を判別する。 - 特許庁

A semiconductor memory device is characterized in that it is provided with a memory cell array, a row address buffer, a column address buffer, a write protection circuit, and a column decoder.例文帳に追加

メモリセルアレイ、ローアドレスバッファ、カラムアドレスバッファ、書込み保護回路、及びカラムデコーダを備えることを特徴とする半導体メモリ装置である。 - 特許庁

Refreshing is performed based on the refresh- address for a test by this application, next, normal read-out or write-in is performed based on the address for the second test.例文帳に追加

この印加により、まず、テスト用リフレッシュアドレスに基づくリフレッシュが行われ、次いで、第２のテスト用アドレスに基づく通常の読出または書込が行われる。 - 特許庁

When receiving a write request of an address section whose writing is inhibited from a PC 200 for debugging through an emulator 120, a control circuit 115 outputs all the trace data of the address section as fixed values.例文帳に追加

制御回路１１５は、デバッグ用ＰＣ２００からエミュレータ１２０を介して書き出し禁止されたアドレス部分の書き出し要求を受けると、このアドレス部分のトレースデータをすべて固定の値にして出力する。 - 特許庁