「write address」に関連した英語例文の一覧と使い方(14ページ目) - Weblio英語例文検索

The address control circuit 62 inputs an information transmission signal S26 output from a counter control circuit 61, and outputs a write-in control signal S21 to a flash memory 2.例文帳に追加

アドレス制御回路６２は、カウンタ制御回路６１から出力される情報伝達信号Ｓ２６を入力し、書き込み制御信号Ｓ２１をフラッシュメモリ２に出力する。 - 特許庁

The controller converts a parallel command signal, address signal or write data signal into a first serial signal and outputs the converted signal through an optical transmission line to the storage device as a first optical signal of single wavelength.例文帳に追加

コントローラは、並列のコマンド信号、アドレス信号あるいは書き込みデータ信号を第１直列信号に変換し、変換した信号を単一波長の第１光信号として、光伝送路を介して記憶装置に出力する。 - 特許庁

A write control part 11m of a buffer unit 10m writes the image data of the first line in an ascending order from a memory address 1 of a RAM 12m.例文帳に追加

バッファユニット１０ｍのライト制御部１１ｍは、ＲＡＭ１２ｍのメモリアドレス１から上昇順に、１ライン目の画像データを書き込む。 - 特許庁

A date is written in the memory 7 at the 1st write timing and an address and data are respectively written at the 2nd and 3rd writing timing.例文帳に追加

Ｉ／Ｏログ格納メモリ７には１回目の書込みタイミングで日時、２回目の書込みタイミングでアドレス、３回目の書込みタイミングでデータが夫々書込まれる。 - 特許庁

When read access accompanied by write access is delayed and is performed through the second address space, the access generated with the delay is made to stand by until the access executed in advance is completed.例文帳に追加

書込みアクセスを伴う読込みアクセスが、遅れて、第２のアドレス空間を介して行われたものであるとき、遅れて発せられたアクセスを先行して実行されているアクセスが完了するまで待機させる。 - 特許庁

The 2nd address phase generating circuit is so constituted as to perform writing operation when a write data bus is idle and a read data bus is busy and vice versa.例文帳に追加

第２アドレス・フェーズ生成回路は、書込みデータ・バスがアイドルで読取りデータ・バスがビジーであるときに書込みオペレーションを実行するように構成され、逆も同様である。 - 特許庁

When the continuity of the address 24 is determined from the information read from the write buffer 18, continuous writing of data by the burst operation or writing with the bank as a unit is executed selectively.例文帳に追加

一方、ライトバッファ１８から読み出した情報からアドレス２４の連続性が判定されると、バースト動作によるデータの連続的な書き込み或いはバンクを単位とした書き込みを選択して実行させる。 - 特許庁

The RAID management part 2031 carries out processing to generate parity data for the logical address in the redundant area and to write the parity data in the redundant area of the page for writing the n-th data item.例文帳に追加

ＲＡＩＤ管理部２０３１は、この冗長領域の論理アドレスについても、パリティデータを生成し、ｎ個目のデータを書き込むページの冗長領域に書き込む処理を実行する。 - 特許庁

After the first CPU 3 opens the first bus 11, the control part 22 occupies the second bus 12, and writes the first write data through the second bus 12 in the second address of the second storage part 6.例文帳に追加

第１ＣＰＵ３が第１バス１１を開放した後、制御部２２が、第２バス１２を占有して、第２バス１２を介して第２記憶部６のその第２アドレスへその第１書き込みデータを書き込む。 - 特許庁

The write control part 24 regulates repeated writing of the same address within the same frame of the frame memory 2.例文帳に追加

書込み制御部２４は、フレームメモリ２２において、同一のフレーム内においては、同じアドレスについて複数回の書込みが行われないように、制御する。 - 特許庁

A circuit 29 generates a memory initializing data signal 10, a memory initializing address signal 11 and a memory initializing write enable signal 12 from the signal 8 and the signal 7.例文帳に追加

回路２９は信号８と信号７からメモリ初期化データ信号１０，メモリ初期化アドレス信号１１およびメモリ初期化ライトイネーブル信号１２を発生する。 - 特許庁

A plurality of storage areas that are large enough to write the specific control data group are set within one block of the flash memory in the order of an address (A1 to A16).例文帳に追加

フラッシュメモリの１ブロック内に、前記特定の制御データ群を書込むことのできる大きさの保存領域をアドレス順に複数設定する（Ａ１〜Ａ１６）。 - 特許庁

To provide a semiconductor memory device in which a defective address can be specified easily with simple constitution, as a semiconductor memory device having a FIFO function of reading out data in order of write.例文帳に追加

データが書き込んだ順序で読み出されるＦＩＦＯ機能を有する半導体記憶装置において、簡単な構成で不良アドレスの特定を容易に可能とする半導体記憶装置を提供する。 - 特許庁

When it is determined that write-in is not performed normally, the input command decoder supplies fourth command to which the third command is decoded and the first address information to the command generator.例文帳に追加

半導体メモリに正常に書き込みが行われていないと判定された場合、入力コマンドデコーダは第３コマンドがデコードされた第４コマンドと第１アドレス情報とをコマンド生成器に供給する。 - 特許庁

To provide the access method of a device for simplifying a procedure to make a host device read the data by designating the data I/O of the remote device, and write back data to the data I/O of the same address.例文帳に追加

ホストデバイスがリモートデバイスのデータＩ／Ｏを指定したデータのリードを行った後、同一のアドレスのデータＩ／Ｏに対するデータの書き戻し手順を簡略化できる、デバイスのアクセス方法を提供する。 - 特許庁

Each subscriber side communication apparatus 4i checks a destination address included in the write control signal and writes the signal to a memory for a PLD when the signal is addressed to its own apparatus.例文帳に追加

各加入者側通信装置４ｉは、書込み制御信号に含まれた宛先アドレスを見て、その信号が自装置宛ての場合、該当ＰＬＤ用のメモリへ書込みを行う。 - 特許庁

The storage device converts the first optical signal into the original parallel command signal, address signal or write data signal and outputs the converted parallel signal to a storage section.例文帳に追加

記憶装置は、第１光信号を、元の並列のコマンド信号、アドレス信号あるいは書き込みデータ信号に変換し、変換した並列信号を記憶部に出力する。 - 特許庁

To enable input data to avoid write and read address contention of a memory unit, independently of frame constitution or packet constitution in a clock phase transfer circuit.例文帳に追加

クロック位相乗せ換え回路において、入力データがフレーム構成やパケット構成などの構成によらず、メモリ部の書込みと読出しのアドレス競合を回避する。 - 特許庁

At the time, definition of read/write is performed by a first command, a decode-address of a memory cell array also is taken in by the first command and shortening more the random access time tRAC is realized.例文帳に追加

この際、リード／ライトの定義を第１のコマンドで行い、且つメモリセルアレイのデコードアドレスも第１のコマンドで取り込んでランダムアクセスタイムｔＲＡＣの更なる高速化を実現する。 - 特許庁

When read and write requests are outputted from a master device to the disk array, an address conversion part 4 refers to a disk constitution table and converts the addresses of the virtual disk devices into the addresses of the real disk devices.例文帳に追加

上位装置からのディスクアレイに対するリードおよびライト要求時、アドレス変換部４は、ディスク構成テーブルを参照して、仮想ディスク装置上のアドレスを実ディスク装置上のアドレスに変換する。 - 特許庁

To provide a semiconductor memory in which access operation speed is increased when two ports simultaneously access the same row address, when each port is fixed in write-operation and read-operation.例文帳に追加

各ポートがライト動作とリード動作で固定である場合に、２ポートが同時に、同一のロウアドレスをアクセスした際のアクセス動作を高速化した半導体記憶装置を提供する。 - 特許庁

In order to share the I/O pins when using a number of the DDR-SDRAM chips, the read/write sequence for the all DDR-SDRAM chips follows the same command and address.例文帳に追加

多くのＤＤＲ−ＳＤＲＡＭチップを使用する時、Ｉ／Ｏピンをシェアするため、全ＤＤＲ−ＳＤＲＡＭチップの読み取り／書き込み順序は同じ指示とアドレスに従う。 - 特許庁

To provide a test method by which a RAM and a bus are tested by testing that read and write of data for a RAM are performed correctly for a correct address.例文帳に追加

ＲＡＭに対するデータの読み書きが正しいアドレスに正しく行われていることを検査し、ＲＡＭ及びバスの検査を行う検査方法を提供する。 - 特許庁

When a predetermined error occurs in data write processing, an address of user data in which normal data is written with the defective servo data as a target is expected.例文帳に追加

データ書込み処理において予め定められたエラーが生じた場合に、そのエラーが生じたサーボ・データをターゲットとして通常のデータ書き込みを行うユーザ・データのアドレスを予想する。 - 特許庁

The write protection circuit is enabled or disabled responding to a first control signal, and when enabled, it outputs a masking control signal responding to a row address signal, a second strobe signal, and a second control signal.例文帳に追加

書込み保護回路は、第１制御信号に応答してイネーブルされるか、またはディセーブルされ、イネーブルされる時、ローアドレス信号、第２ストローブ信号、及び第２制御信号に応答してマスキング制御信号を出力する。 - 特許庁

When requested access is for data write to a memory cell 100, the semiconductor storage device 10 sets the maximum count value in a carry-up part 111 of an address counter 110 to 128 bits.例文帳に追加

半導体記憶装置１０は、要求されるアクセスが、メモリアレイ１００に対するデータの書き込みである場合には、アドレスカウンタ１１０のキャリーアップ部１１１における最大カウント値を１２８ビットに設定する。 - 特許庁

If an access direction is data write, the recording target data is acquired (S136), and it is checked whether the address and the data size indicate the recording area of the recording target data (S137).例文帳に追加

アクセス方向がデータの書込みであれば、記録対象データを取得し（S１３６）、アドレス、データサイズが記録対象データの記録領域を指しているかチェックする（S１３７）。 - 特許庁

When this write operation is completed, the control part 15 outputs a control signal for inhibiting the counting operation of the counter 17 and the counter 11 stops the counting operation and interrupts the address designation of the RAM 13.例文帳に追加

この書き込み動作が終了すると、制御部１５がカウンタ１７の計数動作を禁止する為の制御信号を出力し、カウンタ１７は計数動作を停止しＲＡＭ１３のアドレス指定を中断する。 - 特許庁

Further, a write protect(WP) switching SW signal of the IC card is connected to the most significant digit address of the IC card and then two kind of programs can be executed.例文帳に追加

さらにＩＣカードのライトプロテクト（ＷＰ）切り替えＳＷ信号をＩＣカードの最上位アドレスと接続させることにより２種類のプログラムを実行可能とする。 - 特許庁

In this invented system, the logical block address of a read or write I/O that accesses from a host to a logical volume of the storage device is monitored.例文帳に追加

本発明におけるシステムでは、ホストから記憶装置の論理ボリュームへアクセスされるリードもしくはライトＩ／Ｏの論理ブロックアドレスを監視する。 - 特許庁

A signal processing circuit 28 adjusts a write address of a memory 34 so as to eliminate the deviation in horizontal synchronizing signals according to a result of detection by the pixel clock deviation detection circuit 30 and writes both the image data to the memory 34.例文帳に追加

信号処理回路２８は、画素クロックずれ検知回路３０の検出結果に従い、水平同期ずれを無くすようにメモリ３４への書込みアドレスを調整して、両画像データをメモリ３４に書き込む。 - 特許庁

A recording position conversion part allocating an unrecorded logical address to record data when overwriting processing to this write-once type information recording device occurs is provided inside an access device.例文帳に追加

ライトワンス型情報記録装置への上書き処理が発生する場合に未記録の論理アドレス領域を割り当ててデータを記録する記録位置変換部をアクセス装置内に設ける。 - 特許庁

Further, prior to the writing of data 22 outputted from the CPU 12 to the write buffer 18, the continuity of an address 24 is examined, and information related to the continuity is stored in pairs with writing data 22.例文帳に追加

更に、ＣＰＵ１２から出力されたデータ２２をライトバッファ１８に書き込むのみ先立ってアドレス２４の連続性について調べ、その連続性に関する情報を書込み用データ２２と対にして格納する。 - 特許庁

When writing the code block AT to the storage 241, images are rotated or inverted by accessing the storage 241, in a prescribed order, based on the write address CTW.例文帳に追加

コードブロックＡＴを記憶装置２４１に書き込む際に、書き込みアドレスＣＴＷに基づいて記憶装置２４１に所定の順序でアクセスすることにより、画像の回転反転処理が施される。 - 特許庁

To continuously encrypt data corresponding to a plurality of Ranges for which corresponding encryption keys are different, even if a logic block address (LBA) corresponding to a read/write request is spread over different Ranges.例文帳に追加

リード／ライト要求に対応するＬＢＡが異なるＲａｎｇｅにまたがる場合であっても、各々の対応する暗号鍵が異なる複数のＲａｎｇｅに対応するデータを連続して暗号処理する。 - 特許庁

The read address moves each section, partitioned at the detected period points repeatedly, by N fold in the forward direction at a speed (N represents frequency conversion rate) at the N times of a write.例文帳に追加

読み出しアドレスは、書き込みのＮ倍の速度（Ｎは周波数変換率）で、検出された周期点で区切られる各区間を順方向にＮ回繰返しながら移動する。 - 特許庁

When the past data are read out of the scan memory 17 or 18 to the write data creating part 14, a read address adjusted according to the turning round amount and the moving amount of the loaded ship from the past to the current time is used.例文帳に追加

スキャンメモリ１７又は１８から過去のデータをライトデータ作成部１４に読み出す際、過去から現在までの搭載先船舶の回頭量及び移動量に基づく調整が施されたリードアドレスを用いる。 - 特許庁

A memory write request of access address information for debug is issued to a memory controller 15 according to a DMA request from a DMAC.例文帳に追加

ＤＭＡＣからのＤＭＡ要求に伴ってデバッグ用のアクセスアドレス情報のメモリライト要求をメモリコントローラ１５に対して発行する。 - 特許庁

The allotment of an external address signal for the prescribed region is changed after write-in for the prescribed region is prohibited.例文帳に追加

本発明は，前記所定領域に対する書き込みが禁止されてから，前記所定領域に対する外部アドレス信号の割付けを変更することによって，前記不都合を解消することを図ったものである。 - 特許庁

An operation controller operates a memory cell selected in accordance with an address signal in a normal operation mode for performing a read operation and a write operation.例文帳に追加

動作制御回路は、読み出し動作および書き込み動作を実行する通常動作モード中に、アドレス信号に応じて選択されるメモリセルを動作させる。 - 特許庁

To provide a cache controller that reduces memory fetch latency and guarantees the order of a fetch and a write instruction to the same address.例文帳に追加

メモリフェッチのレイテンシを短縮することができるとともに、同一アドレスに対するフェッチと書き込み命令との順序を保障するキャッシュ制御装置を提供する。 - 特許庁

Each operation unit notifies an address range to be used for data read/write as an inaccessible area to the other operation units.例文帳に追加

この動作ユニットは、各動作ユニットがデータの読み書きに使用するアドレス範囲をアクセス不可領域として他の動作ユニットに通知する仕組みを提案する。 - 特許庁

Further, this circuit is provided with a column decoder 4 selecting a bit line and a word line decoder circuit 5 selecting a different word line for each write operation of defective address data.例文帳に追加

さらに、ビット線を選択するカラムデコーダ４と、不良アドレスデータの書き込み動作のたびに異なるワード線を選択するワード線デコーダ回路５とを設ける。 - 特許庁

In response to the second DMA write operation, the status of a domain symbol relating to the second address is established, and an operation scope including the first processing node is indicated.例文帳に追加

第２ＤＭＡ書込みオペレーションに応答して、第２アドレスに関連するドメイン標識の状態を確立し、第１処理ノードを含むオペレーション範囲を示す。 - 特許庁

To provide a semiconductor memory having a multi-port constitution in which stable operation can be performed even when instructions for read-out operation and write-in operation are simultaneously given to the same address.例文帳に追加

同一アドレスに対して読出動作と書込動作とが同時に指示された場合にも、安定した動作が可能なマルチポート構成の半導体記憶装置を提供する。 - 特許庁