「write address」に関連した英語例文の一覧と使い方(12ページ目) - Weblio英語例文検索

When write transfer or read transfer to the cache memory 6 except for write transfer from the CPU 5 to the cache memory 6 is generated, the monitor 9 compares the address and data running to the first and the second bus with the address and data stored in the table 91, and determines the matching/mismatching in real time.例文帳に追加

モニタ部９は、ＣＰＵ５からキャッシュメモリ６への書き込み転送以外であって、キャッシュメモリ６に対するライト転送又はリード転送が発生した場合に、第１又は第２バスに流れるアドレス及びデータと、テーブル９１に格納されたアドレス及びデータと比較し、その一致・不一致をリアルタイムで判定する。 - 特許庁

When detection is made of a conflict between a memory write address to a memory circuit 120 which stores display data and a display read address, a display read signal and a line data transfer signal are generated by a host retry pulse generating circuit 113 based on memory write clocks, the signals are supplied to the memory circuit 120 and the line data transfer signal is supplied to a line latch circuit 121.例文帳に追加

表示用データを記憶するメモリ回路１２０に対するメモリライトアドレスと表示リードアドレスとの競合の検出時に、ホストリトライパルス発生回路１１３によりメモリライトクロックを基に表示リード信号とラインデータ転送信号とを発生させ、メモリ回路１２０に供給し、ラインラッチ回路１２１にラインデータ転送信号を供給する。 - 特許庁

The user data write control section 6 writes user data stored in a user data storage section 4 conforming to a previously set user type in an address except the bad block of the memory 1 to be tested conforming to a write format stored in a format storage section 8 through the control section 3 successively from the head address.例文帳に追加

ユーザデータ書込制御部６は予め設定されたユーザータイプに従ってユーザデータ記憶部４に記憶したユーザーデータを、フォーマット記憶部８に記憶された書込みフォーマットに従い被検メモリ１のバッドブロック以外のアドレスに先頭アドレスから順次メモリ制御部３を介して書き込む。 - 特許庁

When an initializing switch 31 is operated, an initializing means 32 makes a read-out address of a voice data read-out means 27 for an output buffer memory 26 coincide with a write-in address of a voice data write-in means 25 for an output buffer memory 26, and starts read-out from the latest voice data written in the output buffer memory 26.例文帳に追加

初期化スイッチ３１が操作されると、初期化手段３２は、出力バッファメモリ２６に対する音声データ読出手段２７の読出アドレスを、出力バッファメモリ２６に対する音声データ書込手段２５の書込アドレスに一致させて、出力バッファメモリ２６に書き込まれた最新の音声データから読み出しを開始させる。 - 特許庁

A second area management control part 23 calculates the relative address of data to be read or written in an area managed by the first area management by collation with a second management table 23 in order to specify the physical location of the data and settles read/ write operation, the relative address, and the length of read/write and gives an indication to the first area management control part 24.例文帳に追加

第２領域管理制御部２３は、読み書きを実行するデータの物理的な配置を特定するため、第２管理テーブル２３と照合して第１領域管理が管理する領域内のデータの相対アドレスを割り出し、読み書き動作と相対アドレス及び読み書きを行う長さを確定し、第１領域管理制御部２４に指示を行う。 - 特許庁

The semiconductor memory device includes a scrambler configured to output a control signal enabled when an address is an address for accessing a memory cell of a complementary bit line, a write selector configured to selectively transmit data of a write path in response to the control signal, and a read selector configured to selectively transmit data of a read path in response to the control signal.例文帳に追加

本発明に係る半導体メモリ装置は、アドレスが相補ビットラインのメモリセルにアクセスしようとするアドレスである場合、イネーブルされる制御信号を出力するスクランブル部と、前記制御信号に応じて書き込み経路のデータを選択的に伝送する書き込み選択部と、前記制御信号に応じて読み取り経路のデータを選択的に伝送する読み取り選択部とを備える。 - 特許庁

Moreover, the special data setting part extracts logical address information from the special data setting request, and instructs an access part to write the magic number in the operational object data after the bit string operation in a user data storage area among storage areas corresponding to the logical address information and to write the error detection code in the operational object data after the bit string operation in a redundant area.例文帳に追加

また、特殊データ設定部は、特殊データ設定要求から論理アドレス情報を抽出し、この論理アドレス情報に対応する記憶領域のうちユーザデータ記憶領域にビット列操作後の操作対象データにおけるマジックナンバーを、冗長領域にビット列操作後の操作対象データにおける誤り検出符号を書き込むようにアクセス部に指示する。 - 特許庁

In an image pickup device, after powered on, a data value of a specific address for use in an initial reference within an EEPROM is set to a value indicating a write mode, an initial set value of control data described in an operating program is stored in the EEPROM, and also the data value of this specific address is set as a value other than that indicating the write mode.例文帳に追加

本発明にかかる画像撮像装置では、電源投入後、EEPROM内の初期参照用に用いられる所定アドレスのデータ値が、書き込みモードを示す値に設定されている場合には、動作プログラム内に記述された制御データの初期設定値をEEPROMに格納するとともに、この所定アドレスのデータ値を書き込みモードを示す値以外の値とする。 - 特許庁

By a controller 1, the control for counting the number of times of the write to a target address area 7 for which it is considered that the number of times of the write is highest among the entire address areas of a volatile memory 3, storing the counted value in the counted value storage area 8 of the nonvolatile memory 4 and displaying the counted value at a display device 5, is performed.例文帳に追加

制御装置１により、揮発性メモリ３の全アドレス領域の内、書き込み回数が最も多いと考えられるターゲットアドレス領域７への書き込み回数をカウントし、カウントしたカウント値を不揮発性メモリ４のカウント値格納領域８に格納し、カウント値を表示装置５に表示する制御を行う。 - 特許庁

An access control circuit 130 controls read-out operation and write-in operation of data among the memory cell array, the register circuit, and the input/output port depending on a result of comparison for coincidence between a register storage address and an input address signal and whether write-in operation of data stored in a register for the memory cell array is finished or not.例文帳に追加

アクセス制御回路１３０は、レジスタ格納アドレスと入力アドレス信号との一致比較結果およびレジスタ格納データのメモリセルアレイへの書込動作完了の有無に応じて、メモリセルアレイとレジスタ回路と入出力ポートとの間におけるデータの読出動作および書込動作を制御する。 - 特許庁

Input data 120 from an external processor 110 are written in the memory main body 130 according to a write pointer 131, and when the address of the write pointer 131 is made coincident with the address of a check pointer 132, whether the writing operation of data should be continued or stopped is controlled by referring to an end flag 171.例文帳に追加

外部プロセッサ１１０からの入力データ１２０をライトポインタ１３１にしたがってメモリ本体１３０に書き込んでいき、ライトポインタ１３１とチェックポインタ１３２のアドレスが一致した場合に、エンドフラグ１７１を参照し、データの書込動作を継続するか停止するかの制御を行う。 - 特許庁

A 2nd timing clock CK-0, a 2nd write enable signal WE-0 and a 2nd address AD-0 are generated by respectively shifting the timing clock CK-E, the write enable signal WE-E and the address AD-E only by one period of a reference clock BCK and supplies these generated data to the 2nd memory circuit 30.例文帳に追加

タイミングクロックＣＫ−Ｅ、ライトイネーブル信号ＷＥ−Ｅ及びアドレスＡＤ−Ｅを基準クロックＢＣＫの１周期分シフトして第２のタイミングクロックＣＫ−Ｏ、第２のライトイネーブル信号ＷＥ−Ｏ及び第２のアドレスＡＤ−Ｏを生成し、第２のメモリ回路３０に供給する。 - 特許庁

In the recording/reproducing device utilizing the pulse write system, the positions of the FCM and the address segment synchronized with data based on the information from a data modulator 114 are specified by a pulse laser controller 150 at the write time, and the irradiation on a recording medium by the pulse laser is stopped only in the area of the FCM and/or the address segment.例文帳に追加

パルスライト方式の記録再生装置において、パルスレーザコントローラ１５０はライト時に、データ変調器１１４からの情報に基づきデータに同期したＦＣＭおよびアドレスセグメントの位置を特定し、ＦＣＭおよび／またはアドレスセグメントの領域においてのみパルスレーザの記録媒体への照射を停止する。 - 特許庁

The receiving unit 200 is provided with a header extractor and an identifier extractor which acquire information regarding the order of the received packets, and a write address generator which generates a write address reflecting the order so that the data of the packets are arranged in the order in a receive buffer 204 when the data of the packets are stored in the receive buffer 204.例文帳に追加

受信ユニット２００は、受信したパケットの順序に関する情報を取得するヘッダ抽出部及び識別子抽出部と、パケットのデータを受信バッファ２０４に格納する際に、パケットのデータが受信バッファ２０４において順序通りに配列するように、順序を反映した書込みアドレスを生成する書込みアドレス生成部とを備える。 - 特許庁

The CC function takes advantage of the intrinsic delays associated with memory read operations at high clock frequencies, and the increased write latency commensurate with increased read latencies where non-zero latencies for and write operations are the norm by permitting address and command ECC structures to operate in parallel with the address and command re-drive circuits.例文帳に追加

ＣＣ機能は、アドレスおよびコマンドＥＣＣ構造がアドレスおよびコマンド再駆動回路と並列に動作できるようにすることによって、読取りおよび書込みオペレーションの非ゼロの待ち時間が標準である、高クロック周波数でのメモリ読取りオペレーションに関連付けられた固有の遅延、ならびに増加する読取り待ち時間に対応した書込み待ち時間の増加を利用する。 - 特許庁

The semiconductor device has a comparator 4 comparing the output of the data input latch and the output of the data output latch with each other, a read/write control counter 5 generating read write mode switching signals by dividing a clock frequency, a means 14 reversing the data of the data input latch, and a means 8 making a refresh address counter serve also as the address generating counter of the test circuit.例文帳に追加

データ入力ラッチの出力とデータ出力ラッチの出力を比較するコンパレータ４と、クロックを分周してリードライトモード切替信号を発生させるリード／ライトコントロールカウンタ５と、データ入力ラッチのデータを反転する手段１４と、リフレッシュアドレスカウンタをテスト回路のアドレス発生と兼用する手段８とを持つ。 - 特許庁

To provide an information processing system for specifying an address or a register value when unauthorized write is performed, and for suppressing the generation of such a problem that NMI does not occur though unauthorized write is performed by interruption or a problem that NMI occurs though normal write is performed.例文帳に追加

不正書き込みが行われた際のアドレスやレジスタ値を特定できるとともに、割り込みによって不正書き込みが行われたにも拘わらずＮＭＩが発生しないという問題や、正常な書き込みが行われたにも拘わらずＮＭＩが発生するという問題の発生を抑制した情報処理システムを提供すること。 - 特許庁

A byte enable holding circuit 10 for write is configured to hold the byte enable of data written in the latest write address of an FIFO 40, and a byte enable holding circuit 20 for read is configured to hold the byte enable of write data before one timing or the logical sum of the byte enable and self-holding content before one timing or self-holding content before one timing.例文帳に追加

ライト用バイトイネーブル保持回路１０は、ＦＩＦＯ４０の最新のライトアドレスに書き込まれているデータのバイトイネーブルを保持し、リード用バイトイネーブル保持回路２０は、１タイミング前のライトデータのバイトイネーブルまたは該バイトイネーブルと１タイミング前の自保持内容との論理和または１タイミング前の自保持内容を保持する。 - 特許庁

When executing a command from a host device, the controller reads address information to be used for executing the command from the NAND memory 30 to the address information cache 461 and performs read/write on the NAND memory 30.例文帳に追加

コントローラは、ホスト装置からコマンドの実行時に、コマンドの実行に使用するアドレス管理情報をＮＡＮＤメモリ３０からアドレス情報キャッシュ４６１に読み出して、ＮＡＮＤメモリ３０に対してリード／ライトを実行する。 - 特許庁

In an operation to serially receive a read command, an internal microcontroller may determine whether a write operation is occurring in the same particular partition which includes address of the read out command according to MSB of the address.例文帳に追加

読み出しコマンドをシリアルに受信する動作において、内部マイクロコントローラはアドレスのＭＳＢから読み出しコメンドのアドレスを含むパーティションに対し、書き込み動作が同じパーティションに生じているかどうかを判断する。 - 特許庁

The bus information analysis part 2 decides a read data value as storage contents at the specific time point of an address when bus access is read to the memory, and sets the address written with the data as an indefinite area when write to the memory.例文帳に追加

バス情報解析部２は、バスアクセスがメモリへのＲｅａｄならば読み出されたデータ値を当該アドレスの特定時点での記憶内容として確定し、メモリへのＷｒｉｔｅならばデータが書き込まれたアドレスを不定領域とする。 - 特許庁

The output rate controller controls the output rate by referencing the difference data between the write address and the read address in the memory and can make stabilized data transfer without overflowing or underflowing even when the memory capacity is small.例文帳に追加

また、出力レート制御装置は、メモリへの書き込みアドレスと読み出しアドレスの差分データを参照することにより出力レートを制御し、メモリの容量が小さい場合でも、オーバーフローやアンダーフローを起こすことが無く、安定したデータ転送が行える。 - 特許庁

This FIFO memory device is provided with plural pieces of memory positions having sequential binary addresses, a write address pointer for sequentially making access to the memory positions for writing the data, and a read address pointer for sequentially making access to the memory positions for reading the data.例文帳に追加

本ＦＩＦＯメモリ装置は逐次的な二進アドレスを持っている複数個のメモリ位置と、データを書込むためにメモリ位置へ逐次的にアクセスするための書込アドレスポインタと、データを読取るためにメモリ位置へ逐次的にアクセスするための読取アドレスポインタとを有している。 - 特許庁

Only if the FIFODREQ signal is a signal indicating that the difference between the Read address and the Write address is smaller than a predetermined value, the PCI side control part 11 continues the data burst transfer without releasing the PCI bus even after the transfer of the predetermined burst number of data.例文帳に追加

ＰＣＩ側制御部１１は、ＦＩＦＯＤＲＥＱ信号が、ＲｅａｄアドレスとＷｒｉｔｅアドレスとの差が所定値より小さいことを示す信号であったときのみ、所定バースト数のデータ転送が完了していても、ＰＣＩバスを解放せずに、データのバースト転送を続行する。 - 特許庁

When this register control circuit receives an address designating a register 60 for an AND operation, the register control circuit performs the AND operation to the data 51 and the write data 70 output in combination with the address, and writes an operation result into the register 105.例文帳に追加

レジスタ制御回路は、ＡＮＤ演算用レジスタ６０を指定するアドレスを受け取った場合には、アドレスと組みになって出力されたライトデータ７０と、データ５１とに対してＡＮＤ演算を行ない、演算結果をレジスタ１０５に書き込む。 - 特許庁

To enable a single X-Y address input to perform both burst read access and burst write access, and also to simultaneously perform the input and output of data having the same X-Y address, in a memory apparatus used for digital processing of moving images.例文帳に追加

動画のディジタル処理に用いられるメモリ装置において、単一のＸ−Ｙアドレス入力で、バースト読み出しアクセス及び書き込みアクセスの双方を行うことができるようし、また同じＸ−Ｙアドレスを有するデータの入力及び出力を同時に行えるようにする。 - 特許庁

In a readout cycle of data from peripheral equipment 300 by a CPU 100, not only an address for specifying the peripheral equipment 300 but also write data to be written in a buffer 303 of the peripheral equipment 300 are transmitted via an address bus 201.例文帳に追加

ＣＰＵ１００による周辺装置３００からのデータの読み出しサイクルにおいて、周辺装置３００を特定するためのアドレスに加えて周辺装置３００のバッファ３０３に書き込む書き込みデータを、アドレスバス２０１を介して送信する。 - 特許庁

In write processing, the history data of program execution are successively written forward from the final address of the data storage region and when there is no empty data storage region, data are overwritten on former history data back to the final address of the data storage region.例文帳に追加

書き込み処理においては、プログラム実行の履歴データを、データ格納領域の最終アドレスから前方に向かって順次書き込み、データ格納領域に空き領域がなくなった場合は、データ格納領域の最終アドレスへ戻って古い履歴データに上書きする。 - 特許庁

Since the RAM includes a logical/physical address conversion table, there is no need to write data to the nonvolatile memory in order to update the address conversion table in the nonvolatile memory, thereby reducing the time required for writing data in the nonvolatile memory.例文帳に追加

論理／物理アドレス変換テーブルがＲＡＭ内に設けられているため、不揮発性メモリ内のアドレス変換テーブル更新のための不揮発性メモリへの書き込み動作が不要になり、不揮発性メモリへのデータ書き込み時間が短縮される。 - 特許庁

In the case of recording a program on a recording medium, using a write pointer 121 denoting a minimum address value of a tree area manages recording position information and in the case of reproducing the program, using 1st-4th read pointers whose initial values are each a start address of each program prepared for each program can manage reproduction position information.例文帳に追加

記録媒体に番組を記録する場合は、空き領域の最小アドレス値を示すライトポインタ１２１を用いて記録位置情報を管理し、再生する場合は、番組毎に用意した各番組の開始アドレス値を初期値とする第１〜第４のリードポインタを用いて再生位置情報を管理する。 - 特許庁

When the V resize buffer 24 stores a data amount in the prescribed unit, a CPU 14 applies JPEG compression to the data in the unit of 1 MCU, stores the result to a flash ROM 30 and creates an information table wherein a write address and a top address of compressed data of each block associated with a block number of each block are stored.例文帳に追加

Ｖリサイズバッファ２４に所定のデータ量が蓄積されると、１ＭＣＵ単位でJPEG圧縮してフラッシュＲＯＭ３０に保存するとともに、各ブロックのブロック番号に関連づけて各ブロックの圧縮データの書込位置及び先頭値とが記憶された情報テーブルを作成する。 - 特許庁

A tag memory control section 210 reads data stored in memory blocks MB1-MB4 and cache memory blocks CMB1-CMB4 or writes data to the memory block and the cache memory block by responding to a write address or a read address.例文帳に追加

タグメモリ制御部２１０は書き込みアドレスまたは読み取りアドレスに応答してメモリブロックＭＢ１〜ＭＢ４及びキャッシュメモリブロックＣＭＢ１〜ＣＭＢ４に格納されたデータを読み取るか、メモリブロック及びキャッシュメモリブロックにデータを書き込む。 - 特許庁

Similarly, the physical position of a disk is calculated from the logical address data of the write command by using an address logical/physical converting means 33 and a disk transfer speed corresponding to the position is estimated by a disk transfer speed calculating means 34.例文帳に追加

同様に、アドレス論理物理変換手段３３を使用してライトコマンドの論理アドレスデータからディスクの物理位置を算出し、その位置に対応したディスク転送速度をディスク転送速度算出手段３４で見積もる。 - 特許庁

The semiconductor memory device includes a memory section 21 for storing data and a memory controller 22 having a function of converting a logical address supplied from a host device to a physical address of the memory section 21 and controlling read and write in the memory section 21.例文帳に追加

半導体記憶装置は、データを記憶するメモリ部２１と、ホストデバイスから供給された論理アドレスをメモリ部２１の物理アドレスに変換する機能を有し、メモリ部２１の読み出し及び書き込みを制御するメモリコントローラ２２とを備える。 - 特許庁

The least significant bit 211 of a read-out address 21 is made a count-up signal, the least significant bit 221 of a write-in address 22 is made a count-down signal, the difference of the distance between both addresses is recognized as a counter value with a up-down-counter 15.例文帳に追加

読み出しアドレス２１の最下位ビット２１１をカウントアップ信号とし、書き込みアドレス２２の最下位ビット２２１をカウントダウン信号として、アップダウンカウンタ１５により両アドレスの距離差をカウンタ値として認識する。 - 特許庁

A read area at any address in the register 21 becomes a recording area of electric current values and a write area at the same address becomes a recording area of control signals and for instance, a permission bit for the use of electric current and a function effective bit are prepared.例文帳に追加

そしてこのレジスタ２１の任意のアドレスの読み出しエリアが電流値の記載エリアとされ、同じアドレスの書き込みエリアは制御信号の記載エリアとされて、例えば電流使用許可ビットと機能有効化ビットが設けられる。 - 特許庁

When a semiconductor memory 50 is tested, the prescribed conversion regulation in converting logic address to a physical address is read out from a conversion program storage device 14, the conversion regulation is converted to HDL data forming a logic circuit in the scrambler 12 by a write data generating circuit 16.例文帳に追加

半導体メモリ５０を試験する際に、変換プログラム記憶装置１４から論理アドレスを物理アドレスに変換する際の所定の変換則が読み出されて、その変換則が書込みデータ生成回路１６にてスクランブラ１２での論理回路を形成するＨＤＬデータに変換される。 - 特許庁

In order to address the cell array select the write data to be written into the cell array and to be read out of the cell array, command and/or decided address signals supplied by the memory controller are supplied to the cell array (10), and addressing and selector circuits (11-14).例文帳に追加

上記セルアレイ（１０）をアドレス指定し、書き込み、かつ読み出されるデータを選択するために、メモリコントローラから供給されたコマンドおよび／または復号されたアドレス信号が、セルアレイ（１０）とアドレッシングおよびセレクタ回路（１１〜１４）に供給される。 - 特許庁

The read address generation part 14 and the write address generation part 16 generate interrupts after accepting final access requests and control activation of each of data processing modules 11-1 to 11-n in accordance with the state of each data processing module in interrupt handling.例文帳に追加

一方、リードアドレス生成部１４及びライトアドレス生成部１６において、最終アクセス要求受付け後に割り込みを生成し、割り込み処理時の各データ処理モジュール１１−１〜１１−ｎの状態に応じて各データ処理モジュールの起動を制御する。 - 特許庁

A BIST circuit 13A performs read-out of background data from an address to be tested, also, performs write-in/read-out of reversed data in which the background data are reversed for at least one part of the address to be tested.例文帳に追加

ＢＩＳＴ回路１３Ａは、テスト対象アドレスからバックグラウンドデータの読み出しを行い、かつ、テスト対象アドレスの少なくとも一部に対してバックグラウンドデータを反転させた反転データの書き込み／読み出しを行う。 - 特許庁

Reading is started from the memory to the image inputting part and the timing of reading start is controlled so as not to make a write address to the memory get ahead of a read address at a time of a certain data amount before writing for one page to an image storing part (memory) from an image processing part is finished.例文帳に追加

画像処理部から画像格納部（メモリ）への書き込みが１ページ分終了する以前のあるデータ量の時点で、メモリから画像出力部へ読み出しの開始を行い、メモリへの書き込みのアドレスが読み出しのアドレスを追い越さないように読み出し開始のタイミングを制御する。 - 特許庁

The built-in self-test circuit is provided with a test control part 21 generating a memory selecting signal, an address generating part 23 generating a write-in address, a data generating part 22 generating an output expected value, and a control signal generating part 24 generating a control signal.例文帳に追加

組込自己テスト回路は、メモリ選択信号を生成するテスト制御部２１と、書込アドレスを生成するアドレス生成部２３と、出力期待値を生成するデータ生成部２２と、制御信号を生成する制御信号生成部２４と、を備えている。 - 特許庁

Register files RA and RB are provided, a new strip vertex is loaded to RA, address contents indicated by a read pointer of RA are copied to an address indicated by a write pointer of RB, and each pointer is reversed for every load.例文帳に追加

レジスタファイルＲＡとＲＢを設け、ＲＡに新しいストリップ頂点をロ−ドすると共に、ＲＡのリ−ド・ポインタが示すアドレスの内容をＲＢのライト・ポインタが示すアドレスにコピ−し、ロ−ド毎にそれぞれのポインタを反転させる。 - 特許庁

In the image processor adapted to generate display data and an address in response to an image signal generated based on light passed through a lens and write the data in a VRAM 106, a capture controller 100 converts the image signal to the address Ad of the VRAM 106 and display data D followed by outputting.例文帳に追加

レンズを通した光に基づいて生成された映像信号を受けて、表示データとアドレスを生成し、ＶＲＡＭ１０６に書込む画像処理装置において、キャプチャコントローラ１００は、映像信号をＶＲＡＭ１０６のアドレスＡｄおよび表示データＤに変換し出力する。 - 特許庁

The writing side synchronizes with header detection timing (at timing 1) on the basis of information that the operation modes on the writing side of a memory are switched and stores the switched operation mode and the memory write address at that time in an address fetching device 3 and a set data fetching device 5.例文帳に追加

メモリの書込み側での動作モードが切替わったという情報を元に、書込み側でヘッダ検出タイミングに同期して（タイミング１で）、切替わった動作モードとそのときのメモリ書込みアドレスとを、アドレス取込み器３及び設定データ取込み器５に記憶しておく。 - 特許庁