「write cycle time」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

To improve a cycle time at the time of writing or at the time of reading when write-operation is performed during burst read-operation or read- operation is performed during burst write-operation.例文帳に追加

バーストリード動作中にライト動作が入る際またはバーストライト動作中にリード動作が入る際に、ライト時またはリード時のサイクルタイムの向上を図ることを特徴とする。 - 特許庁

At the time, a kind of operation mode is set in a first write-cycle, conditions of the operation mode are set in the next cycle.例文帳に追加

このとき、最初のライトサイクルで動作モードの種類が設定され、その次のサイクルで動作モードの条件が設定される。 - 特許庁

The operation of a timer circuit is controlled by an operation signal outputted from a power source voltage detecting circuit, an erase cycle time and a write cycle time can be shortened without changing a discharge cycle time.例文帳に追加

電源電圧検出回路から出力される動作信号によりタイマー回路の動作を制御し、ディスチャージサイクル時間を変えずに、イレースサイクル時間とライトサイクル時間を短時間にすることを可能とする。 - 特許庁

To make the hold-time of write-in data securable without using a delay buffer in a semiconductor integrated circuit device in which a write-in control circuit for securing a hold-time at the time of a write-in cycle is built in.例文帳に追加

書き込みサイクル時のデータホールド時間を確保するための書き込み制御回路を内蔵した半導体集積回路装置において、書き込みデータのホールド時間を遅延バッファーを用いずに確保することができることを目的とする。 - 特許庁

A write-in clock generation circuit 8 changes a write-in clock so as to negate the cycle and the amplitude of the variance of the scanning time being the calculated result.例文帳に追加

書込クロック生成回路８は、その算出結果である走査時間のばらつきの周期および振幅をうち消すように、書込クロックを変化させる。 - 特許庁

The maintenance port is constituted, so that write-in operation is set up at the time of the start of the clock cycle and write-in operation is performed at the time of the finish of retrieving operation and at the time of the start of retrieving precharge operation.例文帳に追加

メンテナンスポートは、クロックサイクルの開始時に書き込み動作をセットアップし、検索動作の終了時および検索プリチャージ動作の開始時に書き込み動作を実行するように構成されている。 - 特許庁

A write-driver circuit 1090 gives write-in data of which level is reversed every write-in cycle to a selected memory cell based on write-in data held in a latch circuit 1073a at the point of time at which write-in operation in a test operation mode is specified, in a test operation mode.例文帳に追加

ドライバ回路１０９０は、テスト動作モードにおいては、テスト動作モードにおける書込動作が指定された時点で、ラッチ回路１０７３ａに保持された書込データに基づいて、書込サイクルごとにレベルが反転する書込データを選択されたメモリセルに与える。 - 特許庁

On the other hand, in a write-in operation, data is transferred by 1 bit per one cycle at a time to the semiconductor memory device from the outside.例文帳に追加

一方書込動作では、毎サイクル１ビットずつ外部から半導体記憶装置にデータが転送されてくる。 - 特許庁

Alternatively, if the capacitor is reduced to half, random access write cycle time can be further shortened, keeping data maintain time at the same level.例文帳に追加

あるいは、コンデンサを半分にすることによって、依然としてデータ保持時間を維持しながら、ランダム・アクセス書込みサイクル時間がさらに短縮される。 - 特許庁

To speed up a random access cycle by shortening a finish time of write operation into a memory cell in a semiconductor memory.例文帳に追加

半導体記憶装置において、メモリセルに対する書き込み動作の完了時間を短縮し、ランダムアクセスサイクルの高速化を図る。 - 特許庁

To provide a semiconductor memory which can take in and generate internal write-in data reliably even if the flight time of a data bus is made equal to the cycle time of a clock signal.例文帳に追加

データバスのフライトタイムがクロック信号のサイクルタイムと同程度となっても確実に、内部書込データを取込み生成することのできる半導体記憶装置を提供する。 - 特許庁

Since data can be sent in advance to the upstream section of a data path for writing at the time of performing late writing operation, the random cycle time at writing time can be shortened by making the writing speed of data in a memory cell faster in the next write cycle.例文帳に追加

レイトライト動作において、書き込みのデータパスにおける上流部側に予めデータを送り込むことができるので、次のライトサイクルにおいて、メモリセルにデータを書き込む動作を高速化して書き込み時のランダムサイクルタイムを短縮できる。 - 特許庁

To provide an apparatus and method for driving a ferroelectric memory that can secure an enough read/write cycle time of an address during a chip is driven.例文帳に追加

チップ駆動時にアドレスのリード／ライトサイクル時間を十分に確保できるようにした強誘電体メモリの駆動装置及び方法を提供する。 - 特許庁

To provide a magnetic write head for perpendicular magnetic recording having helical coil design that reduces manufacturing complexity and improving cycle time for manufacture.例文帳に追加

製造の複雑性を低減し、製造のサイクル時間を改善するヘリカルコイル設計を有する、垂直磁気記録のための磁気書込みヘッドを提供する。 - 特許庁

To reduce the time of for the overall write operation cycle, including reading and erasure, and enhance affinity with a CMOS process for facilitating realization of a low-cost memory hybrid system LSI.例文帳に追加

読み出し，消去を含めた書き込み動作サイクル全体の時間が短く、ＣＭＯＳプロセスとの親和性が高くして、低コストのメモリ混載システムＬＳＩの実現を容易にする。 - 特許庁

To shorten a cycle time in data write/read without any difficult timing design in a semiconductor integrated circuit including the memory cell of a synchronous type SRAM.例文帳に追加

同期型ＳＲＡＭのメモリセルを含む半導体集積回路において、難しいタイミング設計をすることなしに、データの書込み又は読出しにおけるサイクルタイムを短縮する。 - 特許庁

To remarkably shorten a write cycle compared with a conventional method, even in a batch write operation mode and to perform evaluation for durability in rewriting in a short period of time without increasing a layout space in a semiconductor storage device.例文帳に追加

半導体記憶装置において、レイアウト面積を増大させることなく、一括書き込み動作モードにおいても従来よりも大幅に書き込みサイクルを短縮でき、書き換え耐性の評価を短時間に行なえるようにする。 - 特許庁

An I/O memory control circuit 4 recognizes an I/O cycle or not, based on a signal from a CPU 1, and at the time of recognizing the I/O memory, generates three write timing in an I/O log storing memory 7 during the I/O cycle.例文帳に追加

Ｉ／Ｏ・メモリ制御回路４はＣＰＵ１からの信号を基にＩ／Ｏサイクルか否かを認識し、Ｉ／Ｏサイクルであることを認識するとそのサイクル中にＩ／Ｏログ格納メモリ７に対して３回の書込みタイミングを生成する。 - 特許庁

In the next step, idle time before a burst signal in the DQS of the read or write cycle is detected, a trigger is applied in a first part of a burst signal, and the frequency of the burst signal is measured.例文帳に追加

次のステップでは、リード又はライト・サイクルのＤＱＳ中のバースト信号の前にあるアイドル時間を検出してバースト信号の最初の部分でトリガをかけ、バースト信号の周波数を測定する。 - 特許庁

The memory device provided with SDRAM is a memory device controlling SDRAM performing burst access based on burst length, a cycle number counter setting the number of times of burst access based on the burst length at the time of initialization at which the burst length is set is provided, burst cycles in a read/write cycle are performed by the number of times set in the cycle number counter.例文帳に追加

ＳＤＲＡＭを備えたメモリ装置は、バースト長に基づくバーストアクセスを行うＳＤＲＡＭを制御するメモリ装置であって、前記バースト長を設定する初期化時に、バースト長に基づくバーストアクセスの回数を設定するサイクル数カウンタを設け、リード／ライトサイクルにおけるバーストサイクルを該サイクル数カウンタに設定された回数だけ行うようにしたことである。 - 特許庁

To provide a semiconductor memory which permits high speed write-in cycle for a memory cell without requiring a standby time for shift decoding operation in accordance with a defective address is decided even if a data line shift system is used for relieving defect.例文帳に追加

不良救済にデータ線シフト方式を用いたとしても、不良アドレスに応じたシフトデコード動作が確定するまでの待ち時間を要することなく、メモリセルへの高速書き込みサイクルを可能にした半導体記憶装置を提供する。 - 特許庁

To provide a semiconductor integrated circuit equipped with a flip-flop type memory cell such as an SRAM, which reduces cycle time and power consumption, further suppresses increase in the area thereof while preventing data destruction of a non-selection memory cell during write circle.例文帳に追加

ＳＲＡＭのようなフリップフロップ型メモリセルを備えた半導体集積回路において、書込みサイクル時の非選択メモリセルのデータ破壊を回避しつつ、サイクルタイムを短縮し、かつ消費電力を低減し、さらに、面積増大を抑制できるようにする。 - 特許庁

To achieve the synchronous pull-in of a clock and continuity in a cycle by allowing the write clock of information to be recorded newly to coincide with the reproduction data of information that has already been recorded when storing information in each minimum unit for recording/reproduction at an information storage medium at different time continuously without providing any gap.例文帳に追加

記録可能な情報記録媒体に、記録再生の各最小単位の情報を、ギャップを設けることなく連続して、異なった時間に記録する際に、クロックの同期引き込みを可能として、同期の連続性をとること。 - 特許庁

A clock-synchronized memory is provided with an AL setting register 132 used for setting a value (front-loaded latency) specifying a supply cycle of a read or write command, and a delay control circuit 126 for delaying internal control signals MAE, WBE by the prescribed cycle time in accordance with a value set to the AL setting register 132.例文帳に追加

クロック同期型のメモリにおいて、読出しまたは書込みコマンドの投入サイクルを指定する値（前倒しレイテンシ）を設定可能なＡＬ設定レジスタ１３２と、ＡＬ設定レジスタ１３２に設定された値に応じて所定のサイクル時間だけ内部制御信号ＭＡＥ，ＷＢＥを遅延させるための遅延制御回路１２６とを備える。 - 特許庁

During the following bus write cycle, while the flash memory device containing the corresponding defective page is normally idle, the idle time period is used for copying the corresponding stored part of the information data from the non-flash memory to a non-defective page of the flash memory device.例文帳に追加

以降のバスライトサイクル中、当該欠陥ページを含むフラッシュメモリデバイスが通常のアイドル状態にある間、当該アイドル期間は、非フラッシュメモリから当該フラッシュメモリデバイスの非欠陥ページに情報データの対応する格納されている部分をコピーするのに利用される。 - 特許庁

Also, the device is provided with an interlock signal, it is transmitted to the maintenance port from the retrieving port, it sets a time for perform write-in and read-out of data for the content addressable memory, consequently, retrieving operation is continued in each clock cycle without interrupting it.例文帳に追加

また、インターロック信号が備えられており、検索ポートからメンテナンスポートに伝送されることにより、コンテントアドレサブルメモリに対してデータの書き込みおよび読み出しを実行すべき時を設定し、この結果、検索動作が中断することなく各クロックサイクルで継続する。 - 特許庁

In the electrophotographic device using a photoreceptor drum equipped with a drum pipe stock, the sheet type photoreceptor wound round the drum pipe stock, and a cap member for holding the photoreceptor on the drum pipe stock, a laser write starting position from the cap member is shifted in each cycle, and paper feeding time is lagged corresponding to the positional shift of the laser write starting position.例文帳に追加

ドラム素管と、該ドラム素管の周囲に巻き付けられるシート状感光体と、前記シート状感光体を前記ドラム素管に保持するキャップ部材とを備えた感光ドラムを使用している電子写真装置において、前記キャップ部材からのレーザ書き出し位置を各周毎にずらすこと、及び、前記レーザ書き出し位置の位置ずらしに対応して、用紙送り時間もずらすことを特徴とする。 - 特許庁

Thereby, a required time can be secured in a discharge cycle even if write is interrupted by a detecting signal of the power source voltage detecting circuit in an EEPROM, electric charges charged up in column lines or bit lines provided in a nonvolatile memory array can be discharged surely.例文帳に追加

これにより、ＥＥＰＲＯＭにおいて電源電圧検出回路の検出信号により書き込みが中断されてもディスチャージサイクルは必要な時間を確保することができ、不揮発性メモリアレイに設けたカラム線又はビット線にチャージアップした電荷を確実にディスチャージできる。 - 特許庁

To provide a memory device provided with SDRAM in which access speed is increased by setting the number of times of burst access at the time of initialization at which burst access based on burst length for performing burst access is set in a read/write cycle, in a memory device provided with SDRAM performing burst access.例文帳に追加

バーストアクセスを行うＳＤＲＡＭを備えたメモリ装置において、バーストアクセスを行うためのバースト長に基づくバーストアクセスをリード／ライトサイクルで設定する初期化時にそのバーストアクセスの回数を設定するようにして、アクセスの高速化を図ったＳＤＲＡＭを備えたメモリ装置を提供する。 - 特許庁

Therefore, the image forming apparatus restrains the banding in the short cycle with simple constitution in comparison with the apparatus which restrains the banding by feeding back the speed variation of the photoreceptor 1 in real time so as to vary a write-in position or controlling the speed of the photoreceptor in order to eliminate the speed variation of the photoreceptor.例文帳に追加

よって、感光体１の速度変動をリアルタイムにフィードバックして書込み位置を変動させたり、感光体の速度変動をなくすために感光体の速度を制御したりしてバンディングを抑制するものに比べて、簡単な構成で短周期のバンディングを抑制することができる。 - 特許庁

By providing an access queue holding circuit 18 for holding an access queue for starting a memory read cycle to the memory and a buffer number holding circuit 19 for holding a buffer number at that time, the access queue of the memory read cycle is prevented from being lost and reference is enabled without competition in the empty buffer number of a data buffer common for write and read processing.例文帳に追加

メモリに対してメモリ・リード・サイクルを起動するためのアクセスキューを保持するアクセスキュー保持回路１８と、そのときのバッファ番号を保持するバッファ番号保持回路１９を設けることで、メモリ・リード・サイクルのアクセスキューの消失を防ぎ、書き込みおよび読み出し処理に共通化したデータバッファ１３の空きバッファ番号を競合することなく参照できるようにする。 - 特許庁

To provide a shared buffer control circuit, conducting abort priority control where its circuit scale is reduced, a write cycle to a shared buffer is decreased and a read reply time is reduced as soon as the abort priority control is executed, and to provide a shared buffer control method.例文帳に追加

廃棄優先制御を行う共有バッファ制御回路において、廃棄優先制御を行うと同時に、回路の規模削減、共有バッファへの書き込みサイクルの短縮化、読み出し応答時間の短縮化を図ることが可能な共有バッファ制御回路及び共有バッファ制御方法を提供する。 - 特許庁

An access time since read access is started until write data to an external memory 4 and read data from the external memory 4 are matched is measured by a measuring unit 6 and a comparator 7 in a memory access adjusting device 5 of a system controller 100, and a memory access controller 3 automatically sets the wait cycle corresponding to the memory specification of the external memory 4 based on the result.例文帳に追加

システムコントローラ１００のメモリアクセス調整装置５内の計測器６、および比較器７により、リードアクセスを開始してから、外部メモリ４へのライトデータと外部メモリ４からのリードデータとが一致するまでのアクセスタイムを計測し、メモリアクセス制御装置３が、その結果に基づいて、外部メモリ４のメモリスペックに応じたウエイトサイクルを自動的に設定する。 - 特許庁