To transfer data of m=2^n+k bits during one clock cycle.例文帳に追加

１クロックサイクル内にｍ＝２^ｎ＋ｋビットのデータ転送を行う。 - 特許庁

In cycle measurement, repeat measurement of k-pieces of samples is continuously repeated M-times a repetition unit of k-pieces.例文帳に追加

サイクル測定では、ｋ個のサンプルについてのｋ個のリピート測定を単位として、それがＭ回だけ連続的に繰り返される。 - 特許庁

Then in the (k+1) cycle, if the state is returned to the state of only the cylinder injection of fuel again, the exhaust air-fuel ratio AFRs is changed to a side richer than the stoichiometric air-fuel ratio.例文帳に追加

その後、(k+1)サイクルにおいて、再び、筒内噴射のみの状態に戻すと、排気空燃比AFRsがストイキよりもリッチ側に変化する。 - 特許庁

In the step 2-2, the cycle k is increased one by one from 1 to n/2, and in each cycle k, the talk T_1b and the task T_2b are executed in parallel.例文帳に追加

次に、ステップ２−２においては、次に、ステップ２−２においては、サイクルｋを１からｎ／２まで１ずつ増加させ、各サイクルｋにおいて、タスクＴ_1bとタスクＴ_2bとを並列に実行する。 - 特許庁

For example, a display cycle is equally divided into 8 pieces of sections and luminance of an optical source (batch optical modulation means) in a section (k) (0≤k≤7) is made to proportional to 1/2k.例文帳に追加

例えば、１表示周期を８個の区間に等分割し、区間ｋ（０≦ｋ≦７）での光源（一括光変調手段）の輝度が１／２^k に比例するようにする。 - 特許庁

The BIST unit generates (k) preliminary failure signals having failure information indicating whether the test data correspond with the expected data or not, and outputs the (k) preliminary failure signals for (m) cycles of a clock signal, by outputting k/m preliminary failure signals each cycle as first through k/m failure signals.例文帳に追加

ＢＩＳＴ部はテストデータと予想データとが一致するか否かを表示する欠陥情報を有するｋ個の予備欠陥信号を発生させ、ｋ個の予備欠陥信号をクロック信号のｍサイクルの間、ｋ／ｍ個ずつ第１ないし第ｋ／ｍ欠陥信号として出力する。 - 特許庁

Mutually different K pieces (K≥2) of interference patterns having the cycle Λk (k=1 to K) are superposed and formed in the core region 111 of an optical fiber 110 existing in the side of a first surface 310 when a ultraviolet laser beam makes incident from the side of second surface 320 by an optical waveguide type diffraction grating element manufacturing hologram 300.例文帳に追加

光導波路型回折格子素子製造用ホログラム３００は、第２面３２０の側から紫外レーザ光が入射したときに第１面３１０の側にある光ファイバ１１０のコア領域１１１において互いに異なるＫ個（Ｋ≧２）の周期Λ_k（ｋ＝１〜Ｋ）の干渉パターンを重畳して形成するものである。 - 特許庁

To provide a closed cycle refrigerator of low manufacturing cost, low operation cost and low maintenance cost operable in a cryogenic temperature range less than 150°K.例文帳に追加

１５０°Ｋ未満の極低温温度範囲で作動する製作コスト、運転コストおよびメンテナンスコストの低い閉サイクル冷凍装置の提供。 - 特許庁

A voltage signal in a prescribed waveform is given in every prescribed cycle to a pair of electrodes D attached to the surface of a patient body K.例文帳に追加

患者体Ｋの表面に装着される一対の電極Ｄに対して所定波形の電圧信号が所定周期毎に与えられる。 - 特許庁

A control value output circuit 102 calculates a delay control value 104 corresponding to a delay amount of K/N of a unit delay amount per cycle of the input clock signal based upon the delay indicated value K.例文帳に追加

制御値出力回路１０２により、遅延指示値Ｋに基づいて入力クロック信号の１サイクル当たりの単位遅延量のＫ／Ｎの遅延量に対応する遅延制御値１０４を算出する。 - 特許庁

Then a node position that becomes a rock plate depth (H_k) of sinusoidal wave series of a stress change made up of an S-wave speed (C_s) and a distinctive cycle (f) of the earthquake wave is obtained.例文帳に追加

Ｓ波速度（Ｃ_s）と地震波の卓越周期（ｆ）とから地震波による応力変化の正弦波級数解の節位置となる岩盤深さ（Ｈ_k）を求める。 - 特許庁

This data input/data output control device and method wherein a plurality of write or read data configured of m=2^n+k bits (m, n, and k are integers) can be accessed during one clock cycle of an external clock signal.例文帳に追加

本発明は、ｍ＝２^ｎ＋ｋビット（ここで、ｍ、ｎ、及びｋは整数）で構成される複数個のライトまたはリードデータが外部クロック信号の１クロックサイクル内にアクセスすることのできるデータ入力及びデータ出力制御装置とデータ入力及び出力制御方法を提供する。 - 特許庁

The conditional expression on the first line is for verifying whether or not edge lines (i) and (j) extracted in a current control cycle are located at an angle and a distance so as to constitute the branch point each other.例文帳に追加

｜Ｘ_i −Ｘ_j ｜ ≦ α１ ， ε１ ≦ ｜θ_i −θ_j ｜ ≦ β１， ｜Ｘ_i −Ｘ_k ｜ ≦ α２ ， ｜θ_i −θ_k ｜ ≦ β２． １行目の条件式は、今回の制御周期で抽出されたエッジ線ｉ，ｊ同士が、分岐点を構成しうる角度や距離に互いに位置しているか否かを検証するためのものである。 - 特許庁

A delay indicated value calculating circuit 101 obtains a delay indicated value which is obtained by cumulatively adding M-N in every cycle of the input clock signal and generated by subtracting N from K when the delay indicated value K exceeds N, and increases or decreases the delay indicated value K according to a phase adjustment signal 30 showing phase control over the output clock signal.例文帳に追加

遅延指示値算出回路１０１により、入力クロック信号のサイクルごとにＭ−Ｎを累積的に加算した値からなる遅延指示値Ｋであって、かつ遅延指示値ＫがＮ以上となった場合にはＫからＮを減算した値となる遅延指示値Ｋを求め、出力クロック信号に対する位相制御を示す位相調整信号３０に応じて遅延指示値Ｋの値を増減する。 - 特許庁

In the optical waveguide type diffraction grating element manufacturing hologram 300, projecting and recessing parts of the cycle 2 Λk of two times each cycle Λk of the refractive index modulation are superposed to form the first surface 310, and the distribution of the depth d of the projecting and recessing parts in the first surface 310 is expressed by a prescribed formula.例文帳に追加

この光導波路型回折格子素子製造用ホログラム３００は、その屈折率変調の各周期Λ_kの２倍の周期２Λ_kの凹凸が重畳されて第１面３１０に形成されていて、第１面３１０における凹凸の深さｄ分布が所定の式で表される。 - 特許庁

AD conversion performing time Tadr being the timing for acquiring the cylinder internal pressure P(θ_k) for calculating the change degree of the heat generation rate, is changed by a predetermined angle with every combustion cycle.例文帳に追加

そして、熱発生率の変化度合の算出のために筒内圧力Ｐ（θ_ｋ）を取得するタイミングであるＡＤ変換実行時期Ｔａｄｒは、燃焼サイクルごとに所定角度だけ変化させられる。 - 特許庁

To provide a semiconductor device which has a Low-k film as an interlayer insulating film, the semiconductor device having superior reliability by preventing the interlayer insulating film from peeling in a temperature cycle test.例文帳に追加

層間絶縁膜としてＬｏｗ−ｋ膜を有する半導体装置において、温度サイクル試験時における層間絶縁膜の剥離を防止し、信頼性に優れた半導体装置を提供する。 - 特許庁

When the LSB of a shift register value memorized in a temporary register R is not 0 (S5;No), the coordinate value equivalent to a counter value in a counter C before a control cycle is memorized in a temporary register K (S6).例文帳に追加

テンポラリレジスタＲに記憶しているシフトレジスタ値のＬＳＢが０でない場合は（Ｓ５；Ｎｏ）、カウンタＣのカウンタ値分の制御周期前における座標値をテンポラリレジスタＫに記憶する（Ｓ６）。 - 特許庁

In the heating time calculating part 11, the count number N is calculated from a heating amount control signal (a coefficient K) and a basic clock cycle and the count number N is derived from the basic clock.例文帳に追加

加熱時間算出部１１は、加熱量制御信号（係数Ｋ）と基本クロック周期から、カウント数Ｎを計算し、基本クロックからカウント数Ｎを求める。 - 特許庁

The lower-limit value of the reciprocal (updated frequency) of the updating cycle of the state of operation by model forecast control is set (step S20), by multiplying the electrical time constant by a coefficient K.例文帳に追加

電気時定数に係数Ｋを乗算することで、モデル予測制御による操作状態の更新周期の逆数（更新周波数）の下限値を設定する（ステップＳ２０）。 - 特許庁

D_st=(K-1)/(2K-1) (where K represents a ratio V_C/V_dc of a capacitor voltage V_C to a DC power-supply voltage V_dc) holds regarding a duty factor D_st as a time ratio during a switching cycle for a short-through time interval.例文帳に追加

ショートスルー時間区間のスイッチングサイクル中の時間割合であるデューティー比Ｄ_stについてＤ_st＝（Ｋ−１）／（２Ｋ−１）、ただしＫは直流電源電圧Ｖ_dcに対するキャパシタ電圧Ｖ_Cの比Ｖ_C／Ｖ_dc、が成り立つ。 - 特許庁

A reference cycle calculating means 27 finds a reference cycle Ts by adding the product of the variation tendency value P calculated by the means 26 and a coefficient (k) determined by the number of bit cycles used by the means 25 for the moving average calculation to the mean cycle Ta calculated by the means 25.例文帳に追加

基準周期算出手段２７は、変動傾向値算出手段２６によって算出された変動傾向値Ｐに平均周期算出手段２５が移動平均演算に用いるビット周期の数によって決まる係数ｋを乗じた結果と、平均周期算出手段２５によって算出された平均周期Ｔａとを加算して基準周期Ｔｓを求める。 - 特許庁

A frequency dividing circuit gives the logically-operated signal of the output signals of a K.T delay circuit 80a which delays K-cycle input signals IN and feedback signals through the feedback section 80d of an M.T delay circuit 80c which delays M-cycle input signals to the M.T delay circuit 80c.例文帳に追加

入力信号（ＩＮ）のＫサイクル与えられた信号を遅延するＫ・Ｔ遅延回路（８０ａ）の出力信号と入力信号のＭサイクル与えられた信号を遅延するＭ・Ｔ遅延回路（８０ｃ）のフィードバック部（８０ｄ）を介してのフィードバック信号との論理演算処理を行なった信号をＭ・Ｔ遅延回路へ与える。 - 特許庁

In a system, in which a plurality of CPU cards 1 to 4 are mounted, cell diagnosing parts 121 to 124 of the respective CPU cards 1 to 4 generate a clock (definer signal) of a k-hold cycle, and the CPU card 1 transmits data '1' in a prescribed cycle, to make the generated definer signals synchronize among inter-cell control parts 121 to 124.例文帳に追加

複数のＣＰＵカード１〜４を搭載するシステムにおいて、各ＣＰＵカード１〜４のセル診断部１２１〜１２４でｋ倍周期のクロック（デファイナ信号）を生成し、この生成したデファイナ信号をセル間制御部１２１〜１２４の相互間で同期させるために、ＣＰＵカード１から所定の周期でデータ”１”を送信する。 - 特許庁

Moreover, the control circuit 26 activates a latch data signal in a third K cycle and a burst memory 20 outputs a pre- accessed data after a delayed time.例文帳に追加

バースト・アドレスは、非同期メモリ・コア４０の入力に駆動されるが、非同期メモリ・コア４０からの出力データは、第１サイクルの直後である周期的なクロック信号の第２サイクル後に生じる周期的なクロック信号の第３サイクルまでラッチされない。 - 特許庁

A measuring control means of the MRI apparatus divides a cardiac cycle into two or more time phases based on predetermined timing and divides k-space into two or more subregions in the case of blood flow imaging, and measures data of the diverging subregions in at least two time phases of two or more time phases.例文帳に追加

ＭＲＩ装置の計測制御手段は、血流撮像の際に、所定のタイミングに基いて心周期を複数の時相に分割するとともにｋ空間を複数の小領域に分割し、複数の時相の少なくとも２つの時相において異なる小領域のデータを計測する。 - 特許庁

A pulse sequence to regulate the order of data collecting set so as to place echo data collected in a desired phase during one cardiac cycle of the subject onto the central part including a zero encode position in a phase encoding direction in the k space is used in this MRI apparatus.例文帳に追加

このＭＲＩ装置では、被検体の１心周期のうちの所望時相で収集するエコーデータがｋ空間の位相エンコード方向の零エンコード位置を含む中心部に配置されるように設定したデータ収集順を規定するパルスシーケンスが用いられる。 - 特許庁

Additional controllable switches QK1 to QK(K-1) can be connected to an output or input voltage of a preceding stage of electrode of a charging pump capacitor of n-th (≥2) stage not connected to an output VOUT of the converter during a discharging phase of a charging pump cycle.例文帳に追加

追加の制御可能スイッチＱ_K1〜Ｑ_K(_K-1)は、充電ポンプ・サイクルの放電相中にコンバータの出力Ｖ_OUTに接続されない第ｎ（≧２）段の充電ポンプ・コンデンサの電極を先行段の出力又は入力電圧に接続できる。 - 特許庁

During the process of grinding, working time information including each kind of factor in a grinding stage which is likely to affect the final resistance value of the MR film is obtained (a step S3), and a K value is calculated by using the statistical method from the information (S4) in a fixed cycle.例文帳に追加

研磨工程中は、一定周期で、最終的なＭＲ膜の抵抗値に影響を与える可能性のある研磨段階での各種の要因を含む加工時情報を取得し（ステップＳ３）、この情報から統計的手法を用いてＫ値を求める（Ｓ４）。 - 特許庁

An arithmetic operation of one arithmetic problem Qk from a series of arithmetic problems Q1 to Q10 in order k by every arithmetic monitoring processing to be repeatedly performed to a main computer to repeatedly perform a main control processing with monitoring cycle by a sub- microcomputer and its arithmetic result Mk is acquired.例文帳に追加

メイン制御処理を繰り返し実行するメインマイコンに対し、サブマイコンが監視周期で繰り返し実行する演算監視処理毎に一連の演算問題Ｑ１〜Ｑ１０から順番ｋに１つの演算問題Ｑｋを演算させてその演算結果Ｍｋを取得する。 - 特許庁

When receiving a message for check transmitted from each slave unit TRi, a control part 1 of a master unit TR1 of a fire alarm system starts the count-down of a prescribed cycle 2×Tk(k=1 to 4) obtained by doubling individual periods T1 to T4 by slave unit TRi, and starts a radio transmission/reception part 2 when each count-down ends.例文帳に追加

親機ＴＲ１の制御部１は、各子機ＴＲｉから送信されるチェック用メッセージを受信すると各子機ＴＲｉ毎に個別周期Ｔ１〜Ｔ４を２倍した所定周期２×Ｔｋ（ｋ＝１〜４）のカウントダウンを開始し、それぞれのカウントダウンが終了した時点に無線送受信部２を起動する。 - 特許庁

A portamento speed r is calculated according to a reference portamento rate R when an interval difference is half tone, the difference (I) between a current pitch and a target pitch, and an interval dependency coefficient K representing the degree that the difference (I) depends on the portamento speed r, and the calculated portamento speed r is added to the current pitch at each prescribed cycle and continuously varied to the target pitch.例文帳に追加

音程差が半音の時の基準的なポルタメントレートＲと、現ピッチと目標ピッチとの音程差Ｉと、この音程差Ｉがポルタメント速度ｒに依存する度合いを表すインターバル依存係数Ｋとに応じてポルタメント速度ｒを算出し、算出したポルタメント速度ｒを所定周期毎に現ピッチに加算して目的ピッチまで連続的に変化させる。 - 特許庁