A first averaging circuit 7 outputs, to a difference detection circuit 5, one frame signal obtained by performing noise reduction processing based on a luminance signal delayed by two frames and a luminance signal delayed by one frame.例文帳に追加

第１平均化回路７は、２フレーム遅延した輝度信号と１フレーム遅延した輝度信号とに基づいてノイズ低減処理を行った１つのフレーム信号を差分検出回路５に出力する。 - 特許庁

A phase detection circuit 21 detects advanced and delayed phases of a data signal in which occurrence probabilities of "0" and "1" are different.例文帳に追加

位相検出回路２１は、０と１の出現確率が異なるデータ信号の位相の進みおよび遅れを検出する。 - 特許庁

When the delayed phase current detection value Iua' of the u-phase is zero, the delayed phase current command value Iv*' of the v-phase subjected to the delay processing by the sampling hold circuit 27 is set to be the imaginary phase current Ivf.例文帳に追加

ｕ相の遅延相電流検出値Ｉｕａ′が零のときは、サンプリングホールド回路２７で遅延処理したｖ相の遅延相電流指令値Ｉｖ^*′を仮想相電流Ｉｖｆとする。 - 特許庁

When an image memory 11 delays an input image signal and outputs a delayed image signal, a correlation detection circuit 12 detects a correlation between the input image signal and the delayed image signal and outputs a plurality of motion vector candidates.例文帳に追加

画像メモリ１１が入力画像信号を遅延させて遅延画像信号を出力すると、相関検出回路１２は入力画像信号と遅延画像信号との相関を検出して複数の動きベクトル候補を出力する。 - 特許庁

When the defect of a reproducing RF signal 100 outputted from an RF amplifier 2 is detected by a defect detection circuit 8, its detection signal 400 is delayed by a rear edge delay circuit 9 to be outputted to a switch circuit 3.例文帳に追加

ＲＦアンプ２から出力される再生ＲＦ信号１００の欠陥を欠陥検出回路８が検出すると、その検出信号４００を後縁遅延回路９により遅延し、これをスイッチ回路３に出力する。 - 特許庁

The compressed motion detection signal CMV delayed by one field period in the memory 104 is expanded by an expansion circuit 110 to obtain a motion detection signal MVb of one preceding field.例文帳に追加

メモリ１０４で１フィールド期間遅延された圧縮動き検出信号ＣＭＶを伸長回路１１０で伸長し、１フィールド前の動き検出信号ＭＶｂを得る。 - 特許庁

A determination circuit activates a detection signal in response to a fact that a replica output signal outputted from the replica buffer circuit synchronizing with the check signal is delayed to the reference output signal.例文帳に追加

判定回路は、チェック信号に同期してレプリカバッファ回路から出力されるレプリカ出力信号が基準出力信号より遅いことを検出したことに応答して検出信号を活性化する。 - 特許庁

A second averaging circuit 8 outputs, to the difference detection circuit 5, one frame signal obtained by performing noise reduction processing based on the luminance signal delayed by one frame and a luminance signal of the current frame.例文帳に追加

第２平均化回路８は、１フレーム遅延した輝度信号と現フレームの輝度信号とに基づいてノイズ低減処理を行った１つのフレーム信号を差分検出回路５に出力する。 - 特許庁

A retiming circuit 5 applies retiming to a unipolar signal S4, that is sampled by the edge detection circuit 2 and delayed by using the clock S6, to obtain an NRZ data signal S7 synchronously with a clock signal S8 (S6).例文帳に追加

リタイミング回路５は、エッジ検出回路２でサンプリングされ，且つ遅延されたユニポーラ信号Ｓ４をクロックＳ６でリタイミングし、クロック信号Ｓ８（Ｓ６）に同期したＮＲＺデータ信号Ｓ７を得る。 - 特許庁

In a first memory macro 11, a sleep release detection circuit 18 detects a third delayed sleep signal SLPt3 that is output to the gate of a fourth transistor in a virtual power supply circuit 23.例文帳に追加

第１メモリマクロ１１において、スリープ解除検出回路１８は、仮想電源回路２３の第４トランジスタのゲートに出力される第３遅延スリープ信号ＳＬＰｔ３を検出する。 - 特許庁

Opening of the connector 16 connection is detected by a voltage comparing circuit 18, and the connection of the switch 20 is opened after the detection output is delayed a predetermined time in a delay circuit 19.例文帳に追加

コネクタ１６の接続が開放されたことを電圧比較回路１８で検出し、その検出出力を遅延回路１９で所定時間遅延させてスイッチ２０の接続を開放する。 - 特許庁

The phase detection circuit 42 conducts phase-detects, using the difference of phases based on the difference of delay times between the two delayed FM-modulated signals to output a detected signal to an LPF circuit 43.例文帳に追加

位相検波回路４２は、２つの遅延されたＦＭ変調信号間の遅延時間の差に基づく位相差を利用して位相検波を行い、検波信号をＬＰＦ回路４３に出力する。 - 特許庁

A drive circuit 500A computes a differential signal Vc of detection signals Va, Vb in response to the distortion of a vibration plate 10 from detection poles 34A, 34B by a subtraction circuit 501, and generates a delay signal 502 delayed by a predetermined time tp by a delay circuit 502.例文帳に追加

駆動回路５００Ａは、減算回路５０１によって、検出用電極３４Ａ，３４Ｂからの振動板１０の歪みに対応した検出信号Ｖａ，Ｖｂの差信号Ｖｃを算出し、遅延回路５０２によって所定時間ｔｐだけ遅れた遅延信号Ｖｄを生成する。 - 特許庁

When no output current flows to the output line (20), it is judged to be a standby state, and a delayed output detection voltage is inputted to an output voltage detection circuit (33) for performing the constant-voltage control of an output voltage by comparing the output detection voltage with a reference voltage, thus guiding to an intermittent oscillation operation.例文帳に追加

出力線（２０）に出力電流が流れない場合には、待機状態と判定し、出力検出電圧を基準電圧と比較して出力電圧の定電圧制御を行う出力電圧検出回路（３３）に、遅延した出力検出電圧を入力し、間欠発振動作へ誘導する。 - 特許庁

To provide a voltage detection circuit for outputting a detection signal delayed from an input voltage and capable of particularly outputting the outputted detection signal with a different delay time depending on a changing state of the input voltage and to provide a semiconductor device.例文帳に追加

入力電圧に対して検出信号が遅延して出力する電圧検出回路及び半導体装置に関し、特に、入力電圧の変位の状態よって出力検出信号を異なる遅延時間で出力できる電圧検出回路及び半導体装置を提供することを目的とする。 - 特許庁

A bidirectional shift resistor 80 controls a delay time of the application signal that is delayed by a dead time generation circuit 10 on the basis of the result of the detection.例文帳に追加

双方向シフトレジスタ８０は、デッドタイム生成回路１０が遅延させている当該印加信号の遅延時間を、この検出の結果に基づいて制御する。 - 特許庁

The delayed voltage phase detected by the voltage detecting means 20 against a phase of discharge voltage of the discharge lamp FL is compensated by a compensation means of a detection circuit 27.例文帳に追加

検出回路27の補正手段で、放電ランプFLの放電電圧の位相に対して電圧検出手段20で検出された電圧の位相の遅れを補正する。 - 特許庁

To prevent detection of the undervoltage state or overvoltage state by the phase compensation circuit of an error amplifier AMP from being delayed when the load changes rapidly in a DC-DC converter of remote sense system.例文帳に追加

リモートセンス方式のＤＣ−ＤＣコンバータにおいて、負荷が急激に変化した場合に誤差アンプＡＭＰの位相補償回路によって低電圧状態や過電圧状態の検出が遅らされることがないようにする。 - 特許庁

An impulse response detection circuit 18 detects an impulse response of a transmission line from a received signal and detects a generating state of a delayed wave in the transmission line.例文帳に追加

インパルス応答検出回路１８により、受信信号から伝送路のインパルス応答を検出し、それにより伝送路における遅延波の発生状況を検出する。 - 特許庁

The light receiving control circuit 23 for making delay the detection timing for detecting the light receiving signals S1 to S3 outputted from the light receiving elements 22a to 22l based on the delayed data.例文帳に追加

受光制御回路２３は、遅延データに基づいて受光素子２２ａ〜２２ｌから出力された受光信号Ｓ１〜Ｓ３を検出する検出タイミングを遅延させる。 - 特許庁

The delay detection circuit delays an input signal by the first time in response to an output signal, compares the input signal with the delayed input signal and generates a first signal.例文帳に追加

遅延検出回路は、出力信号に応答して入力信号を第１時間遅延させ、入力信号と遅延した入力信号とを互いに比較し、第１信号を発生させる。 - 特許庁

Further, the writing detection circuit 6 transmits a signal PCS to a processor 2 to make the processor 2 stop the access to the data bus DB while the reading operation is delayed.例文帳に追加

さらに、書込検出回路６はプロセッサ２に信号ＰＣＳを送り、読出動作を遅延させている間はプロセッサ２にデータバスＤＢへのアクセスを停止させる。 - 特許庁

A delay-stage detecting circuit 14 detects the number of delay stages of a buffer, through which the output signal of a digital variable delay line 12 is delayed one cycle behind a basic clock CLKref, from the phase detection result of a phase detector 13.例文帳に追加

遅延段検出回路１４は、位相検出部１３の位相検出結果から、デジタル可変遅延ライン１２の出力信号が基本クロックＣＬＫｒｅｆから１周期遅延するバッファの遅延段数を検出する。 - 特許庁

A data transition detection circuit 4 detects the data transition of an input data signal IDA; and a synchronizing clock generation circuit 3 generates a pulse synchronizing with the data transition from a clock, and generating a synchronizing pulse delayed by prescribed time to output a latch data signal obtained by latching the input data signal IDA by the delayed synchronizing pulse.例文帳に追加

データ遷移検知回路４によって入力データ信号ＩＤＡのデータ遷移を検出し、同期クロック生成回路３によって、クロックからこのデータ遷移に同期するパルスを生成して所定時間遅延した同期パルスを生成し、この遅延した同期パルスで入力データ信号ＩＤＡをラッチしたラッチデータ信号を出力する。 - 特許庁

After a transfer error detection circuit 306 detects a transfer error that transfer data from a memory controller 170 to a recording modulation circuit 300 is delayed for a recording clock process, the number of transfer errors is counted in units of sync-frame in a transfer error count circuit 307.例文帳に追加

メモリコントローラ１７０から記録変調回路３００への転送データが記録クロック処理に間に合わない転送エラーを転送エラー検出回路３０６で検出した後、転送エラーカウント回路３０７にてシンクフレーム単位で転送エラー回数をカウントする。 - 特許庁

When sample-and-holding a detection signal Sapc presenting the power of the laser beam outputted from a photodetector PD by a sample-hold circuit 4 via a current-voltage converter 3, the detection signal is sample-held at a delayed timing corresponding to the delay time of the current-voltage converter 3.例文帳に追加

受光素子ＰＤから出力されるレーザ光Ｐｏのパワーを示す検出信号Ｓａｐｃを電流電圧変換器３を介してサンプルホールド回路４でサンプルホールドする際、電流電圧変換器３の遅延時間に相当する時間だけ遅れたタイミングでサンプルホールドする。 - 特許庁

When an overvoltage is applied to one voltage drive semiconductor element which has turned off previously, the timing for the next turn-off is delayed by means of the timing difference in response to a detection signal from a constant-voltage element current detection circuit which detects the current flowing through the constant-voltage element.例文帳に追加

タイミング差により、先にターンオフした一方の素子に過電圧が印加された場合に、定電圧素子に流れる電流を検出する定電圧素子電流検出回路と、この検出回路が発する検出信号を受けて次のターンオフ時にタイミングを一定時間遅らせる。 - 特許庁

Transition to the prescribed potential in a dummy cell section 20a is delayed to the preceding prescribed timing from the timing of the prescribed edge of the read-pulse when the read-pulse has the prescribed pulse width, and when the pulse width of the read-pulse is varied and transition for the prescribed potential is delayed more than the timing of the prescribed edge, an error output circuit 317 generates an error detection signal.例文帳に追加

リードパルスが所定のパルス幅を有するときの該リードパルスの所定のエッジのタイミングより以前の所定タイミングまでダミーセル部２０ａにおける所定の電位への遷移を遅延させ、リードパルスのパルス幅が変動して所定の電位への遷移が所定のエッジのタイミングより後になるとエラー出力回路３１７がエラー検出信号を発生する。 - 特許庁

In performing such driving, the drive pulse output from the same drive pulse output terminal 71 of a semiconductor integrated circuit 70 is delayed by a delay circuit 520, and output to the plurality of light sources 12A to 12D for position detection.例文帳に追加

かかる駆動を行なうにあたって、半導体集積回路７０の同一の駆動パルス出力端子７１から出力された駆動パルスを遅延回路５２０によって遅延させて複数の位置検出用光源１２Ａ〜１２Ｄに出力する。 - 特許庁

A detection side high frequency pulse signal and a reference side high frequency pulse signal are inputted to the circuit 22 and the circuit 48, and when the finger touches the lens barrier 6 or the lens barrel 11, the phase of the detection side high frequency pulse signal is delayed for the reference side high frequency pulse signal due to the influence of an electrostatic capacity added to the detection electrodes 18, 19 and 46.例文帳に追加

バリア用位相差検出回路２２と鏡筒用位相差検出回路４８とには、検知側高周波パルス信号と基準側高周波パルス信号とが入力され、レンズバリア６あるいはレンズ鏡筒１１に指が触れると、検知電極１８，１９，４６に付加される静電容量の影響により、基準側高周波パルス信号に対して検知側高周波パルス信号の位相が遅れる。 - 特許庁

Then, when an H-level drive sleep signal SLPd is input first, followed by the input of an H-level third delayed sleep signal SLPt3, the sleep release detection circuit 18 outputs, to a memory macro of the subsequent stage, an H-level sleep signal to switch over from a sleep mode to a normal mode.例文帳に追加

そして、スリープ解除検出回路１８は、Ｈレベルの駆動スリープ信号ＳＬＰｄが先に入力され、Ｈレベルの第３遅延スリープ信号ＳＬＰｔ３を入力すると、次段のメモリマクロにスリープモードから通常モードへ切替えるためのＨレベルのスリープ信号を出力する。 - 特許庁

Following output from the speech holding part 23, the delay circuit 24 outputs an input speech delayed by the time equivalent to that of the length of the speech that the speech holding part 23 holds, the speech detection part 26 processes the input speech, and the speech recognition part 27 recognizes it.例文帳に追加

音声保持部２３からの出力に続いて遅延回路２４により、音声保持部２３が保持している音声の長さと同一時間分の遅延された入力音声が出力され、音声検出部２６で処理され、音声認識部２７により認識される。 - 特許庁

Two delay circuits 40 and 41 amplify the FM-modulated signals through OR circuits 400 and 410, and delay the FM-modulated signals using delay elements 403 and 413 that have different parameters to output the two delayed FM-modulated signals to a phase detection circuit 42.例文帳に追加

２つの遅延回路４０，４１は、ＯＲ回路４００，４１０によりＦＭ変調信号を増幅し、異なるパラメータを有する遅延素子４０３，４１３によりＦＭ変調信号を遅延し、２つの遅延されたＦＭ変調信号を位相検波回路４２に出力する。 - 特許庁

An information detection circuit latches a binary signal received by a delayed flip-flop 272i at a time T(=iL/n) and provides an output by using, as a trigger, a second clock signal that is outputted from a delay element 271i by a delay of iL/n (1≤i≤n-1) and uses a unit frame period L for its period.例文帳に追加

情報検出回路は、遅延素子２７１ｉ、（１≦ｉ≦ｎ−１）においてｉＬ／ｎだけ遅らさせて出力され、単位フレーム期間Ｌを周期とする第２のクロック信号をトリガとして、ディレイドフリップフロップ２７２ｉにＴ＝ｉＬ／ｎに入力された２値信号をラッチして出力する。 - 特許庁

Then the subtractor circuit 110 obtains a difference between a correlation amplitude output outputted from the amplitude detection circuit 108 and an output resulting from delaying the correlation amplitude output delayed by a guard period at the delay circuit 109, and a peak value of an output waveform of the subtractor circuit 110 is detected to detect a symbol synchronization timing.例文帳に追加

そして、振幅検出回路１０８から出力された相関振幅出力と、この出力を遅延回路１０９でガード期間分遅延した出力との差を減算回路１１０で求め、この減算回路１１０の出力波形のピーク値を検出することで、シンボル同期タイミングを検出するようにした。 - 特許庁

Each of the arms having the power converters is composed of, for example, a serial connection circuit of the voltage-driven type semiconductor devices 1, 2 to detect voltages generated at internal inductances 3, 8 of the devices 1, 2 with a voltage detection circuit 16 at turning-off and to turn off the device the timing of which is delayed, based on the detected signal, thus restraining voltage imbalance between the devices.例文帳に追加

電力変換装置の或るアームを、例えば電圧駆動型半導体素子（素子）１と２の直列接続回路で構成し、ターンオフ時に素子１，２の内部インダクタンス３，８に発生する電圧を電圧検出回路１６により検出してスイッチングタイミング差を検出し、その検出信号に基き遅れている側の素子をターンオフすることで、素子間の電圧アンバランスを抑制する。 - 特許庁

Alternatively, a linear interpolation circuit 14 performs interpolation between an Rin signal received from an in1 terminal and a delayed Rin signal received from an in2 terminal with a lag of 1 line behind the Rin signal, and a shading section 17 performs shading correction and dust detection for the interpolated image data.例文帳に追加

あるいは、線形補間回路１４により、ｉｎ１端子から入力されるＲｉｎ信号と、Ｒｉｎ信号が１ライン遅延されてｉｎ２端子から入力される遅延Ｒｉｎ信号間について補間処理がなされ、補間処理された画像データについて、シェーディング部１７で、シェーディング補正及びゴミ検知が行われる。 - 特許庁