「"正バイアス"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

磁気記録層３は薄膜領域での特性向上のため、基板に正バイアスを印加しながら形成される。例文帳に追加

The magnetic recording layer 3 is formed by applying a positive bias to the base to improve characteristics in a thin film. - 特許庁

正バイアス印加時には、ｐ−チャネル領域１６の全体がチャネルとなり、キャリアの移動度が大きくＯＮ時の抵抗が減少する。例文帳に追加

When positive bias is applied, the entire p-channel region 16 becomes a channel, making the mobility of carriers higher to reduce on-resistance. - 特許庁

第２分岐導波路の上側に、正バイアス電圧が印加されて、第２分岐導波路の屈折率を変える正バイアス電極５３と、負バイアス電圧が印加されて、キャリアを第２分岐導波路から半導体層に掃きだす、第１及び第２負バイアス電極５５及び５７を含む位相調整電極群５０を備えている。例文帳に追加

A phase adjustment electrode group 50 including a positive bias electrode 53 to which positive bias voltage is applied to change the refractive index of the second branching waveguide, and first and second negative bias electrodes 55 and 57 to which negative bias voltage is applied and which sweeps a carrier from the second branching waveguide to a semiconductor layer is provided to the upper side of the second branching waveguide. - 特許庁

ドレイン拡散層２側に比較的大きな正バイアスを与えることにより、ドレイン拡散層２側のチャネル領域で発生したホットエレクトロンを浮遊ゲート５に注入する。例文帳に追加

By applying relatively large positive bias to the drain diffused layer 2 side, hot electrons generated in a channel region on the drain diffused layer 2 side are injected into a floating gate 5. - 特許庁

真空容器２内にプラズマ３に正バイアス電圧を印加するための電極（陽極）１１を真空フィードスルー及び支持体８を介して挿入する。例文帳に追加

An electrode (an anode) 11 to apply the positive bias voltage to the plasma 3 is inserted in the vacuum container 2 via a vacuum field-through and a supporter 8. - 特許庁

交流電源５の交流電圧が増幅回路１４に印加される直流出力電圧以上になると、ダイオードＤ１１が正バイアスされ、トランジスタＱ１３はオフする。例文帳に追加

When the AC voltage of an AC power supply 5 exceeds the DC output voltage applied to an amplifying circuit 14, a diode D11 is biased positively, so that a transistor Q13 is turned off. - 特許庁

検出手段として主スイッチング素子に接続された抵抗を用い、この検出出力レベルによってダイオードを介して補助スイッチング素子の制御端子に正バイアスを加えてオンさせる。例文帳に追加

This uses a resistor connected to the main switching element as a detection means, and adds positive bias to the control terminal of the auxiliary switching element via a diode by this detection output level so as to turn it on. - 特許庁

逆に、制御信号ＶＦＲがロウレベル、制御信号／ＶＦＲがハイレベルである場合は、トランジスタＱ２，Ｑ５，Ｑ１２は負バイアスがなされ、トランジスタＱ３，Ｑ６，Ｑ１１は正バイアスがなされる。例文帳に追加

Conversely, when the control signal VFR is low and the control signal /VFR is high, the transistors Q2, Q5, Q12 are biased negatively and the transistors Q3, Q6, Q11 are biased positively. - 特許庁

制御信号ＶＦＲがハイレベル、制御信号／ＶＦＲがロウレベルである場合は、トランジスタＱ２，Ｑ５，Ｑ１２は正バイアスがなされ、トランジスタＱ３，Ｑ６，Ｑ１１は負バイアスがなされる。例文帳に追加

When a control signal VFR is high and a control signal /VFR is low, transistors Q2, Q5, Q12 are biased positively and transistors Q3, Q6, Q11 are biased negatively. - 特許庁

画像補正部１３では、色差補正、幾何補正、色むら補正、シェーディング補正、バイアス補正、ガンマ補正の全ての補正或いはこれら補正のうちの少なくとも１つ以上の補正を行なう。例文帳に追加

The image correction part 13 makes all or at least one of color difference correction, geometric correction, color unevenness correction, shading correction, bias correction, and gamma correction. - 特許庁

消去は消去ゲート９に正バイアス、選択ゲート８に０Ｖ又は負バイアスを印加し、他の端子を開放とし、浮遊ゲート５の電子を消去ゲート９に引き抜くことによって行う。例文帳に追加

When erasing the data, the electrons are pulled away from the floating gate 5 into an eraser gate 9 by applying the eraser gate 9 with positive bias and the selection gate 8 with 0V or a negative bias and opening the other terminals. - 特許庁

メモリ１５へのデータの書込みは、選択ゲート８、ドレイン拡散層２及びソース拡散層１３に正バイアスを印加し、ソース拡散層３を接地、消去ゲート９を開放として行う。例文帳に追加

When writing data in a memory 15, a selection gate 8, a drain diffused layer 2, and a source diffusion layer 13 are applied with positive bias, a source diffused layer 3 is grounded, and an erasing gate 9 is opened. - 特許庁

ダイオードと抵抗を接続してもよく、これによって第2の素子のオン時に第1の素子が正バイアスされることを防止し、第2の素子のオン時に第1の素子がオンすることを防止する。例文帳に追加

The diodes and resistors may be connected in place of the diodes only, thereby preventing the first component from being positively biased when the second component is conductive and also preventing the first component from being conductive when the second component is conductive. - 特許庁

薄膜トランジスタがゲート電極に正バイアスが印加され続ける時に閾値電圧が増大するという従来の問題を解決するマルチチャネル薄膜トランジスタ構造を提供する。例文帳に追加

To provide a multichannel thin-film transistor configuration for solving a conventional problem of a thin-film transistor having a threshold voltage increasing when a positive bias is continuously applied to a gate electrode. - 特許庁

そして、送信状態のときには、第２トランジスタＱ２をオンして発光ダイオードＤ１に正バイアス方向の電圧を印加するとともに、第１トランジスタＱ１により送信信号に応じて発光ダイオードＤ１の発光をオン・オフする。例文帳に追加

When the apparatus is in a transmission state, the transistor Q2 is turned on to apply a voltage of a positive bias direction to the diode D1, and the light emission of the diode D1 is turned on and off according to a transmission signal by the first transistor Q1. - 特許庁

プレーナ装置またはマルチゲート装置（ＭｕＧＦＥＴ）のＨｆベースの誘電体ゲートスタックに、フッ素を導入し、負バイアス温度安定性および正バイアス温度安定性（ＮＢＴＩおよびＰＢＴＩ）を大幅に改良する、新規で、効果的で、費用対効果の高い方法を提供する。例文帳に追加

To provide a new, efficient and highly cost-effective method of introducing fluorine into Hf-based dielectric gate stacks of planar or multi-gate devices (MuGFET), resulting in a significant improvement in negative bias temperature instability (NBTI), and positive bias temperature instability (PBTI). - 特許庁

バリア層となるｐ型層１２及びｎ型層１１を設け、高耐圧化へ必要なｐ型層バッファに付随する負バイアス時のホールのリークを抑制し、また正バイアス時のホールの排出を効率的に行うことができる。例文帳に追加

A p-type layer 12 and an n-type layer 11 that become a barrier layer are provided, the leakage of a hole in negative biasing accompanying a p-type layer buffer required for increasing a breakdown voltage is suppressed, and a hole in positive biasing can be efficiently discharged. - 特許庁

単相インバータ２０に対するスイッチング用のＰＷＭ信号をキャリア信号と指令信号との電圧比較により生成する際に、その指令信号の正レベル電圧および負レベル電圧にそれぞれ補正バイアスＶ３を付加する。例文帳に追加

When a switching PWM signal for a single-phase inverter 20 is generated by comparison in voltage between a carrier signal and a command signal, the power supply unit applies a correction bias V3 to each of a positive level voltage of the command signal and a negative level voltage thereof. - 特許庁

この短パルスがカソードＫの下部電極に印加され、短い幅の正バイアスのパルス電圧の幅をカソードＫの充電時間以下の幅とすることで、捕獲電子の引き抜き時（ブランキンギ期間）に電子が放出して誤発光が生じるのを防止する。例文帳に追加

This short pulse is applied to the lower electrode of a cathode K, the width of the positive bias voltage having the short width is set to a width of not more than the charging time of the cathode K, and it is thereby prevented that electrons are emitted when extracting captured electrons (blanking period) to cause erroneous emission. - 特許庁

濃度調整バイアス発生部１１９は、正バイアス電源部６１、負バイアス電源部６２および短絡ライン部６３と、ＣＰＵ１１３からの制御信号により各部６１〜６３の接続を切り換えるスイッチ６４とを備えている。例文帳に追加

The density adjusting bias generation part 119 is equipped with a positive bias power source part 61, a negative bias power source part 62 and a short-circuit line part 63, and a switch 64 which switches connections of the respective parts 61 to 63 with a control signal from a CPU 113. - 特許庁

濃度調整バイアス発生部１１９は、正バイアス電源部６１、負バイアス電源部６２および短絡ライン部６３と、ＣＰＵ１１３からの制御信号により各部６１〜６３の接続を切り換えるスイッチ６４とを備えている。例文帳に追加

The concentration adjustment bias generating part 119 is equipped with a positive bias power supply part 61, a negative bias power supply part 62 and a short-circuit line part 63, and a switch 64 for switching the connection of the respective parts 61 to 63 according to the control signal from a CPU 113. - 特許庁

動作電圧範囲を、従来の＋Ｖccから−Ｖccの範囲に対して、Ｖoff 分だけ負バイアス側にシフトさせることにより、動作電圧の正バイアス＋Ｖcc−Ｖoff 印加時にリーク電流値は上限値Ｉmax 以下となり、充分に所望の電荷保持時間を満足することが可能となる。例文帳に追加

The leakage current value is an upper limit value Imax or less in applying the positive bias +Vcc-Voff of operation voltage by shifting only the part of Voff to a negative bias side in the operation voltage range of conventional +Vcc to -Vcc, and a desired electric charge holding time can be sufficiently satisfied. - 特許庁

非発光期間のスイッチングトランジスタと検知トランジスタのオン／オフ制御によって、ドライブトランジスタには、非発光期間と発光期間から成る１発光サイクルにおいて、正バイアスがかかる期間と負バイアスがかかる期間が生ずるようにし、信頼性を向上させる。例文帳に追加

By on/off control of the switching transistor and the detecting transistors of a non-light emission period, a period when a positive bias is applied and a period when a negative bias is applied is generated in the drive transistor in one light emission cycle consisting of the non-light emission period and a light emission period, and thereby reliability is enhanced. - 特許庁

Ｇａを含まないＩｎ−Ｚｎ−Ｏの酸化物半導体を備えた薄膜トランジスタのスイッチング特性およびストレス耐性が良好であり、特に正バイアスストレス印加前後のしきい値電圧変化量が小さく安定性に優れた薄膜トランジスタ半導体層用酸化物を提供する。例文帳に追加

To provide a semiconductor oxide of thin-film transistor that is excellent in switching characteristic and stress resistance of a thin-film transistor of In-Zn-O excluding Ga and particularly that has a small threshold voltage variation before and after positive bias stress application and is excellent in stability. - 特許庁

次いで、露光ステーション１８にてその面３２を露光させて静電潜像を発生させ、現像ステーション２０にてトナーを含む現像材でその静電潜像を現像してトナー像を発生させ、転写ステーションにてそのトナー像を帯電用正バイアスコロトロンの許で記録媒体２８上に転写させる。例文帳に追加

In an exposure station 18, the surface 32 is exposed to form an electrostatic latent image, in a developing station 20, a toner image is formed by developing the electrostatic latent image with a toner-containing developer, and in a transfer station, the toner image is transferred to a recording medium 28 under a positive biased charging corotron. - 特許庁

基板上に少なくとも一つの光電変換部位を有する撮像素子において、該光電変換部位が少なくとも一つの電極、少なくとも１種の有機色素、少なくとも一つの無機材料を含み、該有機色素が無機材料に接触して配置されており、かつ、該電極は撮影時に該無機材料に正バイアス電圧を１秒以下印加する電極であることを特徴とする撮像素子及び撮像方法。例文帳に追加

In an imaging element and an imaging method, the element has at least one photoelectric conversion region, wherein the region includes at least one electrode, at least one kind of organic dye, and at least one inorganic material, and the organic dye is disposed in a manner of being contacted to the inorganic material, and the electrodes applies positive-bias voltage for at most one second. - 特許庁