「"1ゲート"」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

ゲート電極領域２は、半導体基板１の第一の主面１ｃ内に形成されている。例文帳に追加

The gate electrode region 2 is formed in the first main face 1c of the semiconductor substrate 1. - 特許庁

ゲートパッド３、ゲート抵抗４、およびエミッタパッド５は、ユニットセル１毎に設けられる。例文帳に追加

The gate pad 3, the gate resistor 4 and the emitter pad 5 are arranged at every unit cell 1. - 特許庁

ゲート構造Ｇ１，Ｇ２と半導体基板１上の酸化膜５を覆うように、窒化膜６を形成する。例文帳に追加

A nitride film 6 is formed covering an oxide film 5 on gate structures G1, G2 and the semiconductor substrate 1. - 特許庁

ゲート構造５，６を覆うように、半導体基板１上に、下層絶縁膜１０を形成する。例文帳に追加

In order to cover gate structures 5 and 6, a lower layer insulating film 10 is formed on a semiconductor substrate 1. - 特許庁

ゲート５の下降速度は，油圧式ブレーキ装置１で制動して制御する。例文帳に追加

The moving-down speed of the gate 5 is controlled with braking operation of the hydraulic brake device 1. - 特許庁

ゲート５の下端の両端部に、パレット１側に突出する突出部材６，６を設ける。例文帳に追加

At both the end portions of a bottom end of the gate 5, protruded members 6 and 6 are provided at the pallet side 1. - 特許庁

ゲートウェイ２がユーザ端末４の公開鍵をランダム化してサーバ１へ送信する。例文帳に追加

A gateway 2 randomizes a public key of a user terminal 4 and transmits the randomized public key to a server 1. - 特許庁

ゲートシステム２の起動／停止操作は、制御信号送信器１によって遠隔制御される。例文帳に追加

Start/stop operations of the gate system 2 are remote-controlled by the control signal transmitter 1. - 特許庁

ゲート６を開閉するバルブピン36は、バルブ本体１内の材料通路８に通してある。例文帳に追加

A valve pin 36 opening/closing a gate 6 is inserted into the material passage 8 in a valve main body 1. - 特許庁

ゲート電極４の両側における半導体基板１には、ソース・ドレイン領域８が形成されている。例文帳に追加

Source/drain regions 8 are formed on both sides of the gate electrode 4 of the semiconductor substrate 1. - 特許庁

ゲート回路５のゲート制御端子とマイク用ジャック１の切り換え接点Ｂとの間には、インバータ回路素子９が設けられている。例文帳に追加

An inverter circuit element 9 is provided between a gate control terminal of the gate circuit 5 and a changeover contact B of the microphone jack 1. - 特許庁

ゲート電極４と半導体層１との間に電圧を印加させることにより電荷移動層３中の電荷を移動させる。例文帳に追加

The charge in the charge transfer layer 3 is moved, by applying a voltage between the gate electrode 4 and the semiconductor layer 1. - 特許庁

ゲート電極１に抵抗体を使用し、ゲート電極１には二つの通電用端子５、６を接続している。例文帳に追加

A resistor is used as the gate electrode 1, and two terminals 5 and 6 for conduction are connected to the gate electrode 1. - 特許庁

ゲートローラ６はその周面の植毛層７の表面がガラスマット１の上面に接触するように配置する。例文帳に追加

The rate roller 6 is arranged so that the surface of the flocked layer 7 of the circumference may contact the upper face of the fiber glass mat 1. - 特許庁

ゲート駆動ＩＣ４の電源端子４ａとバッテリ１との間に、昇圧電源回路１１を接続配置する。例文帳に追加

A step-up power supply circuit 11 is connected and arranged between a power terminal 4a of a gate drive IC 4 and a battery 1. - 特許庁

ゲート装置５で通過者のIDカードを読み取って、通過者IDと通過時刻と通過位置との組からなる通過情報を管理装置１に送信する。例文帳に追加

A gate apparatus 5 reads an ID card of a passer and sends passage information including a set of passer ID, passage time and passage position to the management apparatus 1. - 特許庁

ゲート装置は、状態検知端末１に、当該状態検知端末１が存在するエリアを示すエリア情報を与える。例文帳に追加

A gate device imparts area information indicating an area with a state detecting terminal 1 existing therein, to the state detecting terminal 1. - 特許庁

ゲート電極（３４，１４）と半導体基板１の界面の位置は、外部ベース電極１３と半導体基板１の界面の位置よりも高くされている。例文帳に追加

The position of the interface between the gate electrodes (34 and 14) and the semiconductor substrate 1 is set higher than that between the external base electrode 13 and the semiconductor substrate 1. - 特許庁

ゲート電極１の上方に形成されたメタルダミーパターン６は、ゲート長方向Ｄ１に延びており、かつ、その両端がゲート電極１の領域から突き出している。例文帳に追加

The metal dummy pattern 6 formed over a gate electrode 1 extends to a gate longitudinal direction D1 with its both ends projected from a region of the gate electrode 1. - 特許庁

ゲートプレート１には、シフトレバー２のシフト方向及びセレクト方向の、互いに直角な２方向への折れ曲がった形態からなるスタッガードゲート溝１５が設けられるようになっている。例文帳に追加

The staggered grooves 15 bent in two shift and select directions of the shift lever 2 perpendicular to each other are formed in the gate plate 1. - 特許庁

ゲート電極１０６を不純物イオンの注入マスクとして、半導体基板１中に、スリット群１０７に対応して自己整合する複数の不純物注入領域を形成する。例文帳に追加

With the gate electrode 106 as a mask for impurity ion implantation, a plurality of doped regions which self-align in correspondence with the group of slits 107 are formed in a semiconductor substrate 1. - 特許庁

ゲート電極５の直下に位置するＡｌＧａＮ層２２と、このＡｌＧａＮ層２２の直上に位置する絶縁膜３０との間の界面Ｓに、ゲート電極５とドレイン電極１との間に位置するように、溝５０を設けている。例文帳に追加

A groove 50 is provided at an interface S between an AlGaN layer 22 located directly beneath a gate electrode 5 and an insulating film 30 located directly on the AlGaN layer 22 so as to be located between the gate electrode 5 and a drain electrode 1. - 特許庁

ゲート電極６Ｎの電極部６ＮＡは、ＳＯＩ基板１の素子形成領域において、ゲート絶縁膜５Ｎを介してＳＯＩ層４の上面上に形成されている。例文帳に追加

The electrode 6NA of a gate electrode 6N is formed on the upper surface of an SOI layer 4 through the intermediary of a gate insulating film 5N in the element forming region of an SOI substrate 1. - 特許庁

ゲートウェイサーバ２は、計算機１からのブート要求により、セキュリティに関する通信を行う上位プロトコル処理により、ストレージ装置３から格納データ１４３を受信する。例文帳に追加

A gateway server 2 receives storage data 143 from a storage device 3 by a host protocol processing for executing communication relating to security in response to a boot request from a computer 1. - 特許庁

ゲートウェイ２は、インストール命令の送信元が管理システム１のときに限りインストール命令内の権限マクロ群に応じた権限をプログラムに付与する。例文帳に追加

A gateway 2 imparts the authority in response to an authority macro group within the installation command, while limited to the case where an installation command transmitting side is a control system 1. - 特許庁

ゲートウエイ８が、予めメモり内に記憶されているプライベートＩＰアドレスであって、現在、通信に使用されていないプライベートＩＰアドレスをプライベートネットワーク１の端末２へ送信する。例文帳に追加

The gateway 8 transmits a private IP address which is stored in a memory beforehand and is not used for communications at present to the terminal 2 of the private network 1. - 特許庁

ゲートウェイサーバ２は、第２通信路５を通して運用・管理クライアント３がアクセスしたときに、監視対象コンピュータ１操作用の主仮想機器９を配送する。例文帳に追加

When an operation/management client 3 accesses the server 2 through a 2nd channel 5, the server 2 distributes a master virtual device 9 for operating the computer 1. - 特許庁

ゲート−メタル層間膜５の上面からシリコン基板１に到達して、ＬＯＣＯＳ酸化膜３と比べてエッチング選択比の大きい材料からなる枠状部材９が形成されている。例文帳に追加

There is formed a frame-like member 9 which consists of a material with a larger etching selection ratio compared with the LOCOS oxide film 3 from a top face of the gate-metal interlayer film 5 to the silicon substrate 1. - 特許庁

ゲート電極１３ｂの側壁をドライ酸化により酸化して、ゲート電極１３ｂと半導体基板１との間に第１ゲートバーズビーク１７を形成する。例文帳に追加

A sidewall of the gate electrode 13b is oxidized by dry oxidization to form a first gate bird's beak 17 between the gate electrode 13b and a semiconductor substrate 1. - 特許庁

ゲート電極ＧＥと上部に金属シリサイド層１１ｂが形成されたソース・ドレイン領域とを有するＭＩＳＦＥＴが半導体基板１の主面に複数形成されている。例文帳に追加

MISFETs containing a gate electrode GE and a source/drain region in which a metal silicide layer 11b is formed on an upper part are formed by a plurality of numbers on a main surface of a semiconductor substrate 1. - 特許庁

第n+1行のデータ書き込み期間内に、前記第n+1ゲートラインが前記第2半導体スイッチをオンにして、前記第1ピクセル及び前記第2ピクセルを通電させ、前記第1ピクセル及び前記第2ピクセルに第3電圧をもたらす。例文帳に追加

In a data writing period of an n+1-th row, the n+1-th gate line turns on the second semiconductor switch to supply electric power to the first pixel and second pixel, and to give a third voltage to the first pixel and second pixel. - 特許庁

ゲート電極１はゲート配線６の別体部６ｂより低い熱伝導性を有し、ゲート配線６の別体部６ｂはゲート電極１より低い電気抵抗を有する。例文帳に追加

The gate electrode 1 has a thermal conductivity lower than that of the separated part 6b of the gate wiring 6, while the separated part 6b of the gate wiring 6 has an electric resistance lower than that of the gate electrode 1. - 特許庁

ゲート電極８の側面およびゲート絶縁膜７の側面に接する垂直部と、半導体基板１の一主面に接する底部とを有する縦断面が略Ｌ字型状のサイドウォール９が形成されている。例文帳に追加

A side wall 9 is nearly L-shaped in cross section, and equipped with a vertical part brought into contact with the sides of a gate electrode 8 and a gate insulating film 7, and a base brought into contact with the one main surface of a semiconductor substrate 1. - 特許庁

ゲートボール競技用施設構造体は、所要数の支柱(10a〜10r)を有する骨枠(1)と、骨枠(1) の側部に張設してある側幕と、骨枠(1) の上部に張設してある屋根幕(3) とを備えている。例文帳に追加

An installation structure for a gate-ball game is provided with a tent frame 1 having necessary numbers of supports 10a to 10r, a side tent extended along the side part of the tent frame 1, and a roof tent extended above the tent frame 1. - 特許庁

ゲート回路１８は単安定マルチバイブレータ１２ａの信号を受けて一定時間後にゲート信号を発生し、このゲート信号を報知部２ｃに出力するもので、障害物センサ１の最大検知距離を決定する時間ゲートである。例文帳に追加

A gate circuit 18 is the time gate which receives the signal of a monostable multivibrator 12a and generates a gate signal a certain time later, and determines the maximum detection time of the obstacle sensor 1. - 特許庁

チャネル幅の大きい両極性のトランジスタを実現する為に、ドレイン・ソース領域−第1ゲート−ボディコンタクト領域と第１導電型の第２領域の併設部分−第２ゲート−ソース・ドレイン領域からなるトランジスタの構成を提供する。例文帳に追加

There is provided a constitution of the transistor consisting of: a drain region and source regions, and a first gate and a body contact region; and a part where first conductivity type second regions are provided side by side, that are a second gate, and source regions and a drain region. - 特許庁

ゲート１８から溶融樹脂をキャビティ１６内に射出し、溶融樹脂をキャビティ１６の、フランジ部他端面４ｅを形成する形成面１２ａに衝突させながらキャビティ１６内に充填し、樹脂ピストン１を成形する。例文帳に追加

The molten resin is injected in the cavity 16 from the gate 18 to fill the cavity 16 while allowed to collide with the surfaces 12a for forming the other end surfaces 4e of the flange parts of the cavity 16 to mold the resin piston 1. - 特許庁

ゲート電極３の側壁を、その一方端部がゲート電極３の上面近傍にまで延び、その他方端部が半導体基板１の表面上で水平方向に延びた、１層目の第１のサイドウォール５１が被覆している。例文帳に追加

According to the semiconductor device, the side walls of a gate electrode 3 are coated with first layers of first side walls 51, whose each one end extends to the vicinity of the top face of the gate electrode 3 while the other end extends horizontally on the surface of a semiconductor board 1. - 特許庁

ゲート積層体構造は、半導体基板５の上に形成された界面層４と、界面層４の上に形成された高誘電率誘電体３と、拡散性材料と不純物金属を含み、高誘電率誘電体の上方に形成されたシリサイドゲート１と、拡散性材料に対するバリア効果を持ち、高誘電率誘電体３とシリサイドゲート１の間に形成されたバリアメタル２とを備えている。例文帳に追加

The gate stack structure is equipped with: an interfacial layer 4 formed on a semiconductor substrate 5; a high-k dielectric 3 formed on the interfacial layer 4; a silicide gate 1 including a diffusive material and an impurity metal and formed over the high-k dielectric; and a barrier metal 2 having a barrier effect to the diffusive material and formed between the high-k dielectric 3 and the silicide gate 1. - 特許庁

ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成し、その後、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。例文帳に追加

While a gate electrode 41 is used as an implantation mask, arsenic or phosphorus is ion-implanted in a silicon substrate 1 to form a pair of extension layers 51 in a surface of the silicon substrate 1, and then a protection insulating film 14 of 1 to 20 nm thickness is formed of a silicon oxide film by a CVD method over the entire surface of the silicon substrate 1. - 特許庁

ゲートウェイサーバ３は、Ｗｅｂサーバ４から、携帯電話端末１が取得要求したＷＥＢ文書を受信すると、携帯電話端末１から受信したＧＥＴ命令に添付された言語情報と、Ｗｅｂサーバ４から受信したＷＥＢ文書の言語情報との比較を行い、携帯電話端末１にこのＷＥＢ文書データを送信する。例文帳に追加

A gateway server 3 receives a WEB document requested by a cellular telephone terminal 1 from a Web server 4, and compares the language information added to a GET command received from the cellular telephone terminal 1 with the language information of the WEB document received from the Web server 4, and sends the WEB document data to the cellular telephone terminal 1. - 特許庁

ゲート電極４１を注入マスクとしてシリコン基板１内にヒ素あるいはリンをイオン注入して、シリコン基板１の表面内に１対のエクステンション層５１を形成し、その後、シリコン基板１の全面に、ＣＶＤ法によりシリコン酸化膜で厚さ１〜２０ｎｍの保護絶縁膜１４を形成する。例文帳に追加

By ion-implanting arsenic or phosphorus into a silicon substrate 1 using a gate electrode 41 as an ion-implanting mask, one pair of extension layers 51 is formed in a surface of the silicon substrate 1, and a protection insulating film 14 of 1 to 20 nm in thickness is then formed with the silicon oxide film by a CVD method on the entire surface of the silicon substrate 1. - 特許庁

ゲート電極３、ゲート絶縁膜５、ソース７ｓ、ドレイン７ｄ、およびソース７ｓ−ドレイン７ｄ間のチャネル層を構成する半導体薄膜９を有し、下記一般式（１）に示す有機半導体材料を用いてソース７ｓ−ドレイン７ｄ間のチャネル層を構成してなる有機薄膜トランジスタ（半導体装置）１である。例文帳に追加

An organic thin film transistor (semiconductor device) 1 is composed by including a gate electrode 3, a gate insulating film 5, a source 7s, a drain 7d and a semiconductor thin film 9 forming a channel layer between the source 7s and the drain 7d, the channel layer between the source 7s and the drain 7d being formed of an organic semiconductor material represented by general formula (1). - 特許庁