「"Memory Array"」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

SEMICONDUCTOR DEVICE, NON-VOLATILE RANDOM ACCESS MEMORY, FLOATING GATE MEMORY CELL SEMICONDUCTOR MEMORY ARRAY, AND METHOD OF FORMING THE SAME例文帳に追加

半導体装置、不揮発性ランダムアクセスメモリセル、フローティングゲートメモリセルの半導体メモリアレイ、及び、このアレイを形成する方法 - 特許庁

Also, the memory device (50) is provided with current sources (700, 800) generating a variable write-in current responding to temperature variations of the memory array (100).例文帳に追加

メモリデバイス(50)は、また、メモリアレイ(100)の温度変化に応答する可変の書込み電流を生成する電流源(700,800)を備える。 - 特許庁

A bit configuration of address data allocated to the memory 42 is divided into two on the upper bit side and the lower bit side; and the upper bit side is allocated to a first memory array 42A and the lower bit side is allocated to a second memory array 42B.例文帳に追加

メモリ４２に割り当てられるアドレスデータのビット構成は、上位ビット側と下位ビット側の２つに分割されており、前記上位ビット側が第１メモリアレイ４２Ａに割り当てられ、前記下位ビット側が第２メモリアレイ４２Ｂ割り当てられている。 - 特許庁

Preferred embodiments of the present invention can be used to rapidly navigate to one single bit cell in a memory array or similar structure, for example to characterize or correct a defect in individual bit cells in the memory array or similar structure.例文帳に追加

例えばメモリ・アレイまたは類似の構造内の個々のビット・セルの欠陥を特徴づけまたは補正するために、本発明の好ましい実施形態を使用して、メモリ・アレイまたは類似の構造内の単一のビット・セルへ迅速にナビゲートすることができる。 - 特許庁

The memory array is provided with a plurality of writing lines operatively coupled to the memory cells for selectively writing the logical states of one or more memory cells in the memory array and a plurality of bit lines and word lines operatively coupled to the memory cells for selectively reading and writing the logical states of one or more memory cells in the memory array.例文帳に追加

メモリアレイは、さらに、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に書き込むために、メモリセルに動作できるように結合している複数の書き込み線と、メモリアレイ内の１つまたはそれ以上のメモリセルの論理状態を選択的に読み出しおよび書き込むために、メモリセルに動作できるように結合している複数のビット線およびワード線を備える。 - 特許庁

To provide a design device for providing a three-dimensional integrated circuit that includes a logic module chip and a memory array chip with high performance.例文帳に追加

論理モジュールチップとメモリアレイチップとから成る三次元集積回路を高性能に実現する設計装置を提供する。 - 特許庁

By making the memory array into a simple model, computer resources such as CPU time, memory capacity, disk capacity, etc., can be greatly reduced.例文帳に追加

メモリアレイを簡略モデル化することで、ＣＰＵ時間、メモリ容量、ディスク容量等の計算機資源が大幅に削減できる。 - 特許庁

A memory array includes a first plurality of metal bit lines, a second plurality of diffusion bit lines and a third plurality of select transistors.例文帳に追加

メモリアレイは、第１の複数の金属ビット線と、第２の複数の拡散ビット線と、第３の複数の選択トランジスタとを備える。 - 特許庁

To provide a magnetic memory array that can be shielded from an unneeded stray magnetic field and provide stable writing and reading of magnetic information.例文帳に追加

不要な漂遊磁界を遮断し、磁気情報の書込および読出を安定して行うことのできる磁気メモリアレイを提供する。 - 特許庁

MEMORY ARRAY USING MECHANICAL SWITCH, METHOD FOR CONTROLLING THE SAME, DISPLAY APPARATUS USING MECHANICAL SWITCH, AND METHOD FOR CONTROLLING THE SAME例文帳に追加

機械的なスイッチを利用したメモリアレイ、その制御方法、機械的なスイッチを利用した表示装置及びその制御方法 - 特許庁

Wide margins for sensing the state of data cells in a cross-point memory array and simpler circuit design can be obtained by this constitution.例文帳に追加

この構成は、交点メモリアレイのデータセルの状態をセンシングするための広いマージンとより簡単な回路設計をもたらす。 - 特許庁

A memory array includes a plurality of static type memory cells disposed at intersecting points of a plurality of word lines and a plurality of complementary bit lines.例文帳に追加

メモリアレイを複数のワード線と複数の相補ビット線の交点に設けられた複数のスタティック型メモリセルで構成する。 - 特許庁

A method for storing the multi-bit data in the cross memory array device and a method for using such units are further disclosed.例文帳に追加

マルチビットデータをクロスポイントメモリアレイ装置に記憶するための方法およびこのような装置の使用方法がさらに提供される。 - 特許庁

To provide a method for inspecting a memory device for selecting a memory cell close to the peripheral part and the memory twist part of a memory array.例文帳に追加

メモリアレイの周辺部及びメモリツイスト部に近接したメモリセルを選択するメモリデバイスの検査方法を提供すること。 - 特許庁

Data in data run is stored in an adaptive meta block 98 composed according to a place of a data boundary in a nonvolatile memory array.例文帳に追加

データラン内のデータは、不揮発性メモリアレイの、データ境界の位置に応じて構成される適応メタブロック９８に格納される。 - 特許庁

To simultaneously attain a refresh operation even in a memory array in which one word line is selected for an access request from the outside.例文帳に追加

外部からのアクセス要求時に１本のワード線が選択されるメモリアレイ内であっても、同時にリフレッシュ動作を可能にする。 - 特許庁

When a fault is not found, a signal showing that the mixed memory array contains no fault is given to the external testing device.例文帳に追加

障害が見つからなかった場合、メモリ混載アレーは障害を含まないことを示す信号を外部試験装置に与える。 - 特許庁

The cross point memory array device is one where the data is stored in multi-bit format and that has includes a field programmable film.例文帳に追加

データがマルチビットフォーマットで記憶されている電界プログラマブル膜を含有しているクロスポイントメモリアレイ装置が提供される。 - 特許庁

This method for verifying layout uses a simple model consisting only of a row decoder and a column decoder for which a memory array has been selected, and a mat.例文帳に追加

本発明のレイアウト検証方法では、メモリアレイを選択された行デコーダ、列デコーダ、マットのみの簡略モデルとする。 - 特許庁

To provide a technique to reduce total required time for writing a plurality of pages in a NAND type flash memory array.例文帳に追加

本発明は、ＮＡＮＤ型フラッシュメモリアレイに複数のページを書き込むための総所要時間を短縮する技術を提供する。 - 特許庁

To provide a circuit for a high density resistive memory array in which a leak current from a cell being not selected is suppressed to the absolute minimum.例文帳に追加

選択されなかったセルからの漏れ電流を最小限に抑える、高密度抵抗性メモリアレイ用の回路の提供。 - 特許庁

An aspect of the content addressable memory array is the use of a biasing circuit to bias the access devices during a search operation.例文帳に追加

コンテンツ・アドレス可能メモリ・アレイの一態様は、バイアス回路を用いて検索動作中にアクセス・デバイスにバイアスをかけることである。 - 特許庁

A plurality of data storage devices are constituted to form a memory array space enabling addressing by a plurality of data storage devices among them.例文帳に追加

複数のデータ記憶装置は、このうちの複数によるアドレス可能なメモリ・アレイ空間を形成するように構成されている。 - 特許庁

The refresh rate generator circuit is coupled to the memory array and coupled to generate a refresh signal having a rate.例文帳に追加

リフレッシュ速度生成器回路は、メモリアレイと結合されており、速度を有するリフレッシュ信号を生成するように構成されている。 - 特許庁

The memory array part includes a plurality of memory cells 128, 130 provided at intersections of a plurality of word lines WLU and the pair of bit lines.例文帳に追加

メモリアレイ部は複数のワード線ＷＬＵとビット線対との交点に設けられた複数のメモリセル１２８、１３０を含む。 - 特許庁

Accordingly, a capacity required for the memory array 201 for check bit can be reduced while the byte mask function is maintained.例文帳に追加

これにより、バイトマスク機能を確保しつつ、検査ビット用メモリアレイ２０１に必要な容量を削減することが可能となる。 - 特許庁

ELECTRICALLY WRITABLE CROSS POINT TYPE NONVOLATILE VARIABLE RESISTIVE STORAGE, AND CROSS POINT TYPE VARIABLE RESISTIVE MEMORY ARRAY例文帳に追加

電気的に書込み可能なクロスポイント型不揮発性可変抵抗記憶装置及びクロスポイント型可変抵抗メモリアレイの読み出し方法 - 特許庁

To provide a nonvolatile semiconductor memory device such as capable of executing an automatic reading operation of data from a specific address of a nonvolatile memory array, while a normal reading operation of the nonvolatile memory array is executed, which is responsive to a reading command and a reading address.例文帳に追加

読み出しコマンドと読み出しアドレスとに応答する不揮発性メモリアレーの通常の読み出し動作を実行する一方、不揮発性メモリアレーの特定のアドレスからデータの自動読み出しの動作を実行できるような不揮発性半導体記憶装置を提供する。 - 特許庁

A nonvolatile storage apparatus has a memory array and a control circuit, the memory array has a plurality of memory transistors of which the threshold voltages can be changed electrically, the control circuit makes one memory transistor be able to store a logic value of a quaternary or more by the change of the threshold voltage.例文帳に追加

不揮発性記憶装置は、メモリアレイと制御回路を有し、メモリアレイは、電気的に閾値電圧を変更可能にされる複数のメモリトランジスタを有し、制御回路は、閾値電圧の変更によって１個のメモリセルトランジスタに４値以上の論理値を記憶可能とする。 - 特許庁

The scrambling/descrambling section 21 applies scrambling processing to read data Dtr read from the memory array to generate output data s0-s7, and applies descrambling processing to an input scrambled signal IO to generate a command Cmd for the memory array.例文帳に追加

スクランブル／デスクランブル部２１は、メモリアレイから読み出された読み出しデータＤｔｒにスクランブル処理を施して出力データｓ０〜ｓ７を生成し、入力されたスクランブル済みの信号ＩＯにデスクランブル処理を施してメモリアレイに対するコマンドＣｍｄを生成する。 - 特許庁

Verified basic operating programs are stored in the first memory array block during the manufacturing process, and operation programs to be corrected or added are stored in the second memory array block after the manufacturing process to reduce the total time taken to store the programs and facilitate the correction and addition of the programs.例文帳に追加

検証された基本的な動作プログラムは製造工程中に第１群メモリに保存し、修正または追加される動作プログラムは製造工程後に第２群メモリに保存して、全体プログラム保存時間を減らし、プログラムの修正及び追加を容易にする。 - 特許庁

A spare memory array (SP#0) having spare memory cells common to a plurality of normal sub-arrays having a plurality of normal memory cells is provided.例文帳に追加

複数のノーマルメモリセルが配置されるノーマルサブアレイを複数個に対し共通にスペアメモリセルが配置されるスペアアレイ（ＳＰ♯０）を配置する。 - 特許庁

To prevent occurrence of malfunction due to the influence of a noise component of a signal line, when the signal line is arranged on a memory array region.例文帳に追加

メモリアレイ領域上に信号線を配設した場合に、信号線のノイズ成分の影響により、誤動作が生じるのを防止する。 - 特許庁

This phase change memory device has a memory array arranged so that a plurality of phase change memory cells constitute a plurality of rows and columns.例文帳に追加

相変化メモリ装置は、複数の相変化メモリセルが複数のロー及び複数のカラムを構成するように配列されたメモリアレイを有する。 - 特許庁

INTEGRATED CIRCUIT DEVICE INCLUDING MEMORY ARRAY, AND METHOD FOR POWER GATING IN INTEGRATED CIRCUIT DEVICE IN WHICH MEMORY WITH SENSE AMPLIFIER IS INCORPORATED例文帳に追加

メモリアレイを含む集積回路装置、およびセンスアンプを有するメモリを組込んだ集積回路装置においてパワーゲートするための方法 - 特許庁

The sense amplifier arrays 148 each include a pair of bit lines blu, /blu, a sense amplifier part 102, a memory array part 101, and switch parts 114, 117.例文帳に追加

センスアンプアレイ１４８はビット線対ｂｌｕ、／ｂｌｕとセンスアンプ部１０２とメモリアレイ部１０１とスイッチ部１１４、１１７とを備える。 - 特許庁

When address information corresponds to an address in a redundant memory array 317, DISABLE is made active, and a main column selection circuit 307 is made invalid.例文帳に追加

アドレス情報が冗長メモリアレイ内のアドレスに対応すると、ＤＩＳＡＢＬＥがアクティブになり主カラム選択回路を無効にする。 - 特許庁

A mobile communication device includes a wait state memory register 138 for flash bus wait states that is used in using different portions of a flash memory array.例文帳に追加

フラッシュメモリ列の異なる部分を用いて使用するためのフラッシュバス待機状態のための待機状態メモリレジスタ１３８を持つ。 - 特許庁

Data transfer can be performed mutually by a write- state-machine WSM among each SRAM0 and SRAM1, and the flash memory array 11.例文帳に追加

各ＳＲＡＭ０およびＳＲＡＭ１とフラッシュメモリアレイ１１とは、ライトステートマシンＷＳＭによって、相互にデータ転送可能になっている。 - 特許庁

To provide a method and a device, capable of testing a multiple memory array regarding multiplex processor cores (105-108) on a single computer chip (100).例文帳に追加

本発明の方法及び装置は、単一コンピュータチップ（100）上の多重プロセッサコア（105〜108）と関連する多重メモリメモリアレーの試験を可能にする。 - 特許庁

An extra memory array 10p comprises a plurality of extra sectors of (m) pieces or less corresponding to an object unit in one time data write respectively.例文帳に追加

エクストラメモリアレイ１０ｐは、それぞれが１回のデータ読出における対象単位に相当する、ｍ個以下の複数のエクストラセクタを含む。 - 特許庁

The bit line decorder scheme is provided that connects data and voltage to a plurality of bit lines at the dual bit flash memory array.例文帳に追加

本発明において、データ及び電圧を、デュアルビット・フラッシュ・メモリ・アレーの複数のビット線へ接続するビット線デコーダ構造が説明される。 - 特許庁

The memory controller 132 decodes the command data 91 by a decoding circuit 1321 and stores the content data 92 in an memory array 131.例文帳に追加

メモリコントローラ１３２は、復号化回路１３２１によりコマンドデータ９１を復号化し、コンテンツデータ９２をメモリアレイ１３１に格納する。 - 特許庁

To provide a control circuit having a reduced reconfiguration time of a logic circuit by reducing a size of the circuit for writing or reading a memory array.例文帳に追加

メモリアレイの書き込みあるいは読み出しの回路を小型化し、論理回路の再構成時間を短縮する制御回路を提供する。 - 特許庁

To provide a self alignment method for forming a semiconductor memory array constituted of a plurality of floating gate memory cells on a semiconductor substrate.例文帳に追加

複数のフローティングゲートメモリセルからなる半導体メモリアレイを半導体基板に形成するための自己整合方法を提供する。 - 特許庁