「オフリー」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

さらに、ゴムスリーブを介したリールドラムに前記リールドラムキャップを装着した状態で鋼帯コイルをペイオフリールから抜き出す際に障害となるコイル内径部に発生する内径垂れを修正しながら抜き出すことを特徴とする。例文帳に追加

Further, when extracting the coil of the steel strip from the pay-off reel in the state where the reel drum cap is mounted on the reel drum via the rubber sleeve, the coil is extracted while correcting the sagging in the inside diameter caused in the inside diameter part of the coil, which is an obstacle. - 特許庁

鋼板処理ラインの先行コイルの尾端部と後続コイルの先端部を溶接後、ペイオフリールを卜ルク制御により逆転させる際に、鋼帯のたるみ量およびたるみが無くなる時点を正確に把握でき、張力衝撃の発生を抑制できるようにすること。例文帳に追加

To correctly grasp the slackness of a steel strip and the time when the slackness is eliminated, and to suppress generation of any tension impact when welding a tail end of a preceding coil of a steel plate treatment line to a fore-end of a succeeding coil, and driving a payoff reel in the reverse direction by the torque control. - 特許庁

また、２組のＣＭＯＳインバータからなる基本回路間でインバータのオフリーク電流の大きさを非対称にすることにより、一方の組で大きいセル電流を確保しつつ、当該ＳＲＡＭにおける待機時のリーク電流を削減する。例文帳に追加

Also, between the basic circuits comprising the two sets of CMOS inverters, the off-leakage currents of the inverters are made unsymmetrical to cut down the leakage current of the SRAM device which is generated in its waiting time, while securing the large cell-current of one of the two sets of CMOS inverters. - 特許庁

本制御装置は、ペイオフリール及びテンションリールの各コイル径情報と各モーターの回転数情報とが入力される入力部１７と、各モーターの定格と各機械部の慣性モーメントとが予め記録された記録部１８とを備える。例文帳に追加

The controller includes an input part 17 which receives respective coil diameter information on a pay-off reel and a tension reel and rotating speed information on respective motors; and a recording part 18 in which ratings of the respective motors and inert moments of respective machine parts are recorded. - 特許庁

ペイオフリール１、スキンパスミル２およびテンションレベラ３をその順で配置した冷間圧延ラインにおいて、スキンパスミル２とテンションレベラ３の間にミル用テンションリール５を配置し、テンションレベラ３の出側にレベラ用テンションリール６を配置した。例文帳に追加

In the cold rolling line on which a pay-off reel 1, skin pass mill 2 and tension leveler 3 are arranged in that order, the tension reel 5 for mills is arranged between the skin pass mill 2 and the tension leveler 3, and a tension reel 6 for levelers is arranged on the outlet side of the tension leveler 3. - 特許庁

低消費電力動作を目的としたトランジスタと高速動作を目的としたトランジスタとを同一基板上に形成する際に高閾値で動作するほうのトランジスタの閾値をオフリークが極小となるように設定しかつ低消費電力動作に好適な半導体装置を提供する。例文帳に追加

To provide a semiconductor device suitable for low power consumption operation in which the threshold level of a transistor operating with a high threshold level can be set to minimize off-leak when a transistor intended for low power consumption operation and a transistor intended for high speed operation are fabricated on the same substrate. - 特許庁

オン電流特性およびオフリーク電流特性の双方に優れたトランジスタを備えた半導体装置、この半導体装置によって電気光学物質を保持した電気光学装置、この電気光学装置を用いた電子機器、および半導体装置の製造方法を提供すること。例文帳に追加

To provide a semiconductor device comprising a transistor exhibiting excellent on current characteristics and off-leak current characteristics, an electro-optical device holding an electro-optical substance by the semiconductor device, an electronic apparatus employing the electro-optical device, and a method for manufacturing the semiconductor device. - 特許庁

トランジスタ形成領域０３０に対してのみ、打ち込みエネルギ２０〜４０ＫｅＶ，打ち込み量１×１０^12〜２×１０^13ｃｍ^-2のボロンを、オフリークを極小化するためのしきい値電圧調整用として追加注入し、ｐウェル４０１を形成する。例文帳に追加

A (p) well 401 is formed by additionally implanting boron at a dose of 1×1012-2×1013 cm-2 with implantation energy of 20-40 KeV only into a region 030 for fabricating transistors in order to regulate the threshold voltage for minimizing off-leak. - 特許庁

このリーク検知に応答して、各トライステートバッファ１１１，１１２中のトランジスタのオフリーク電流が小さくなるように、バックバイアス設定回路１８０がＰチャネルＭＯＳトランジスタ用及びＮチャネルＭＯＳトランジスタ用のバックバイアスを設定する。例文帳に追加

Responding to this leak detection, a back bias setting circuits 180 sets back bias for a P channel MOS transistor and an N channel MOS transistors so that off-leak current of transistors in each try-state buffers 111, 112 are made small. - 特許庁

ワード線のハイレベル電圧ＶＩＮＴは、ＰＭＯＳメモリセルトランジスタを有するメモリセルのオフリーク電流を最小化するように、ビット線のハイレベル電圧であるメモリ主電源電圧ＶＤＤよりも０．５Ｖ程度高い電圧とする。例文帳に追加

The high level voltage VINT of the word line is made higher voltage than memory main power source voltage VDD being high level voltage of the bit line by approximately 0.5V so that an off-leak current of a memory cell having a PMOS memory cell transistor is minimized. - 特許庁

非選択のアクセストランジスタにおけるオフリーク電流を抑制するために、各アクセストランジスタＡＴＲは、同一チップ上に形成された他のＭＯＳトランジスタＴＬよりもしきい値電圧の大きいＭＯＳトランジスタによって構成される。例文帳に追加

The respective access transistors ATR comprise MOS transistors having the threshold voltage greater than that of other MOS transistors TL formed on the same chip in order to suppress the off leak currents in the non-selected access transistors. - 特許庁

基板に平行な方向からＴＦＴのチャネル領域に進入する光を遮って、オフリーク電流の発生を抑制することが可能であり、また、遮光層とゲート電極線との間の容量を低減させてＴＦＴの誤動作を抑制することが可能な電気光学装置及び電子機器を提供すること。例文帳に追加

To provide an electro-optical apparatus and electronic equipment which can suppress the generation of an off-leak current by interrupting light entered from a direction parallel with a substrate into a channel area of a TFT and suppress the malfunction of the TFT by reducing capacity between a light shielding layer and a gate electrode line. - 特許庁

電圧値の異なる２種類のオフ電圧ＶｇｓでそれぞれＡＳＷ１〜ｎを非導通状態とし、補助容量１３に書き込んだテスト用信号を所定時間保持した後、それぞれ書き込んだテスト用信号を読み取り、２つのテスト用信号から得られた信号波形を比較してオフリーク不良の有無や分類を容易にした。例文帳に追加

After bringing the ASW 1-n into a nonconducting state by two types of OFF-state voltages Vgs with different voltage values and holding signals for test written in auxiliary capacitances 13 for a predetermined time, the written signals for test are each read, and signal waveforms obtained from the two signals for test are compared with each other to facilitate the determination of the presence or absence of off-leak failures and classification. - 特許庁

規模の大きいメモリコアにおいてもビット線に接続されるメモリセルのオフリーク電流を低減し、１本のワード線あたりに接続されるメモリセル数を増やしてメモリコア全体での面積削減によるチップコストの削減を実現し、またメモリセルアレイ部のマスク作成時のパターニングを容易にする。例文帳に追加

To reduce chip cost by reducing the off leak current of a memory cell connected with a bit line even in a large scale memory core and increasing the number of memory cells connected with one word line thereby reducing the total area of the memory core, and to facilitate patterning when the mask of a memory cell array is formed. - 特許庁

多条にスリットされた鋼帯６を巻き取って鋼帯コイル７とする際に、ペーパーペイオフリール１から払い出した間紙２を間紙スリッタ３で多条にスリットしながら上記鋼帯コイル７に供給することで、上記スリットされた間紙２ａを上記鋼帯コイル７内に挿入する間紙挿入装置である。例文帳に追加

This is a spacing paper insertion device for inserting a spacing paper 2a being slit into a steel band coil 7 when a steel band 6 being slit in multiple stripes is rolled up to be the steel band coil 7 by supplying a spacing paper 2 sent out from a paper pay-off reel 1 while splitting the paper 2 into multiple stripes with a spacing paper slitter 3. - 特許庁

読み出し時に、複数のメモリトランジスタＭ１１〜Ｍ２２のうち非選択のメモリトランジスタＭ１２，Ｍ２２のゲート電極に、チャネル形成領域に対し順バイアスとなる方向で、かつ、非選択セルからのオフリーク電流を低減する電圧値の順バイアス電圧を供給する順バイアス電圧供給手段（行バイアス回路）２１を有する。例文帳に追加

Furthermore, this device has a forward bias voltage supply means (row bias circuit) 21, which supplies a forward bias voltage having a voltage value reducing an off-leak current from an unselected cell to the gate electrodes of the unselected memory transistors M12 and M22 among the memory transistors M11 to M22, in the direction of the forward bias to the channel formation region. - 特許庁

トランジスタの半導体層のチャネル領域に光が入射してしまうことを確実に防止するとともに、トランジスタが誤動作し、オフリーク電流に起因する表示ムラ、クロストーク、フリッカが発生してしまう他、表示におけるコントラストの低下が発生してしまうことを確実に防止することができる構成を有する電気光学装置、電子機器を提供する。例文帳に追加

To provide an electro-optical device and electronic apparatus having a configuration capable of surely preventing light from coming into a channel area of a semiconductor layer of a transistor, and also surely preventing the transistor from malfunctioning to cause off-leakage current which causes the occurrence of display unevenness, cross-talk, and flickers and further causes the occurrence of fall-off of contrast in display. - 特許庁

これにより、同一コラムに属する全メモリセル２０１，２０２中のアクセストランジスタのオフリーク電流の総和が、１個のドライブトランジスタのオン電流（ドライブ電流）に匹敵するほど大きくても、センスアンプ２５０の起動時に相補ビット線対ＢＩＴ０，ＮＢＩＴ０の間に所要の大きさの電位差が確保される。例文帳に追加

Thus, even when the total sum of the off-leak current of an access transistor in the entire memory cells 201 and 202 belonging to the same column is as large as the on-current (drive current) of one drive transistor, the potential difference of a required size is secured between the complementary bit line pair BITO and NBITO at the time of the activation of a sense amplifier 250. - 特許庁

液晶表示装置のＴＦＴ基板側の薄膜トランジスタにバックライト光が照射されると、ＴＦＴのソース・ドレイン電極とゲート電極との間で、アモルファスシリコン半導体領域を透過しながら多重反射し、フロントチャネルに光が入射され、ＴＦＴに光オフリーク電流が発生する。例文帳に追加

To solve the problem that when a thin film transistor on the TFT substrate side of a liquid crystal display device is irradiated with back light, the light is repeatedly reflected between the source-drain electrode and gate electrode of a TFT while transmitted through an amorphous silicon semiconductor area to impinge on a front channel, thereby generating a light off-leak current in the TFT. - 特許庁

結晶方位＜１００＞の方向には、ニッケルまたはニッケル合金のシリサイド領域は延伸しにくいため、ｎチャネルＭＩＳＦＥＴのソースおよびドレインにニッケルまたはニッケル合金のシリサイド領域を形成する場合であっても、オフリーク電流が増加しにくい半導体装置が得られる。例文帳に追加

Since the silicide region of nickel or nickel alloy hardly extends in the crystal orientation <100>, the semiconductor device is obtained in which an off-leak current hardly increase, even if the silicide region of nickel or nickel alloy is formed on the source and drain of the n-channel MISFET, the semiconductor device is obtained in which an off-leak current hardly increases. - 特許庁

オフリーク特性悪化の原因となるバックチャネル部に付着しているフッ素を除去するために、バックチャネル部に対して水素プラズマを用いた低プラズマ密度処理を行うと、バックチャネル部を覆う窒化膜が、下地膜との界面においてＳｉ−Ｈ結合が増加した膜質となり、特に、窒化膜の下にＩＴＯ膜が在って、ＩＴＯ膜上の窒化膜に開口部を形成する場合には、バッファード弗酸（ＢＨＦ）によるエッチングで窒化膜が逆テーパー状にエッチングされるエッチング異常（開口部の外観不良）が生じる。例文帳に追加

To provide the manufacturing method of a thin film transistor, capable of reducing etching defects generated at the time of opening a part of a passivation film by optimizing manufacture conditions, after removing fluorine stuck to the back channel part of the thin film transistor, until forming the passivation film covering the back channel part. - 特許庁

スタンダードセルのそれぞれの入力が取り得る確率であって、ＲＴＬ機能シミュレーションもしくはゲートレベル機能シミュレーションによって生成されるネットプロバビリティ５１と、テクノロジライブラリ記憶部３６内に備えた消費電流テーブル４１とに応じてオフリーク電流を低減するように、スタンダードセルの入力端子に接続された配線を互いに入れ替えてゲートネットリスト３７を変更する。例文帳に追加

Wires connected to the input terminals of standard cells are exchanged mutually to change a gate net list 37 so as to reduce the off-leak current according to network probability 51 that is probability taken by the input of each standard cell and is generated by RTL function simulation or gate level function simulation, and a current consumption table 41 disposed in a technology library storage section 36. - 特許庁