「オフリー」に関連した英語例文の一覧と使い方(3ページ目) - Weblio英語例文検索

セレクトトランジスタＳ１，Ｓ２を有することからソースサイド注入書き込みができ、また、過剰消去してもオフリーク電流が防止できるので消去パルスの印加回数が低減できる。例文帳に追加

As the device has the select-transistors S1, S2, source side injection write-in can be performed, also, even if over-erasure is performed, as an off-leak current can be prevented, the number of times of applying erasure pulses can be decreased. - 特許庁

ＴＦＴ３０の半導体層３１は、遮光層１１、遮光壁１３、信号線１４によって遮光されるため、光によるオフリーク電流が生じにくい。例文帳に追加

Since the semiconductor layer 31 of the TFT 30 is light-shielded by the light shielding layer 11, the light shielding wall 13 and the signal line 14, an off-leak current caused by light is not easily generated. - 特許庁

飽和電流特性、入力追従性およびオフリーク電流といったトランジスタの基本性能を高いレベルで改善し得るＭＯＳＦＥＴおよびその製造方法を提供する。例文帳に追加

To provide a MOSFET which can improve the basic performance of a transistor such as saturation current characteristics, input followability and an offleak current at high levels and to provide a manufacturing method thereof. - 特許庁

従来のＴＦＴに比べて製造スループットを損ねることなく光オフリーク電流を低減することのできるチャネルエッチ型薄膜トランジスタを提供する。例文帳に追加

To provide a channel etch type thin film transistor wherein an optical off-leakage current can be reduced without damaging manufacturing throughput as compared with the conventional TFT. - 特許庁

工程の増加や占有面積の増加もなくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device having an N-type MOS transistor for ESD protection, which suppresses an off-state leakage current and has a satisfactory ESD protection function, without increasing the process steps and the footprint. - 特許庁

このとき、メモリセルトランジスタのオフリーク電流の観点からメモリセルのしきい値電圧Ｖｔｈを規定するセンス電流アンプの電流感度を設定する。例文帳に追加

At this time, the current sensitivity of a sense current amplifier for prescribing a threshold voltage Vth of a memory cell is set from the viewpoint of the off leak current of a memory cell transistor. - 特許庁

低オフリーク電流に設定されたＳＯＩ基板を用いたＭＯＳＦＥＴにおいて、ボディ濃度の上昇に起因するトランジスタの駆動電流の低下を抑制する。例文帳に追加

To suppress lowering in the drive current of a transistor due, to increase in body concentration in an MOSFET which employs an SOI substrate set with a low off-leak current. - 特許庁

前記コイルの回転速度を１回／分以上とし、該コイルの回転は、次工程ラインの入側に配置されたペイオフリールに対するコイル装着完了の30秒以上前に開始する。例文帳に追加

The rotational speed of the coil is taken as ≥1 rpm, the rotation of the coil starts ≥30 s before completing the mounting of the coil on a pay-off reel which is arranged on the inlet side of the next process line. - 特許庁

電源電圧の変動による遅延時間の変動が小さく、しかもトランジスタの非動作時のオフリーク電流が流れず消費電力の小さい遅延回路を提供する例文帳に追加

To provide a delay circuit with which the fluctuation of delay time caused by the fluctuation of a power supply voltage is reduced, and no off-leak current flows while a transistor is not operated, and power consumption is reduced. - 特許庁

ペイオフリール２から送り出された金属薄板１は、第２のロール７Ａ，７Ｂと第１のロール３Ａ，３Ｂとの周速差に基づく張力が付与されるとともに、加熱装置５によって局所的に加熱される。例文帳に追加

Tension on the basis of the difference between the circumferential speeds of 2nd rolls 7A, 7B and 1st rolls 3A, 3B is imparted to the metallic thin sheet 1 delivered from a pay-off reel 2, which also is locally heated with a heating device 5. - 特許庁

補正電流生成部１０の並列接続されたＮＭＯＳ１１_１〜１１_ｎは、すべてオフ状態に設定されＰＭＯＳ１５からオフリーク電流が供給される。例文帳に追加

An off-leak current is supplied to NMOS 111-11n which are connected in parallel of a correction current generating section 10 and are all set to an off-state from a PMOS 15. - 特許庁

プロセス微細化によるオフリーク電流量の増加と変動幅に対応し、静的電源電流値の異常を高い感度および信頼性で検出可能な静的電源電流の判定値と故障検出方法を提供する。例文帳に追加

To provide a method for determining value and also detecting failure of static power supply current which can detect abnormality in the static power supply current value with higher sensitivity and reliability, depending on increase and variation range of off-leak current capacity due to process miniaturization. - 特許庁

ＬＯＣＯＳオフセットトランジスタにはＬＤＤ領域を設けず、通常のトランジスタにはＬＤＤ領域を設けることにより、ともにオフリーク電流をなくすることができる。例文帳に追加

By providing no LDD region on the LOCOS offset transistor and providing an LDD region on the regular transistor, the two can have no off leakage current. - 特許庁

この制御部２は、ＰＭＯＳ・Ｑ３と、ＮＭＯＳ・Ｑ４と、容量素子Ｃｄとを備え、Ｑ１あるいはＱ２のＯＦＦしている側のトランジスタのしきい値電圧を上昇させ、オフリークを防止する。例文帳に追加

The control section 2 comprises a PMOS.Q3, an NMOS.Q4, and a capacitive element Cd wherein off-leak is prevented by increasing the threshold voltage of the transistor Q1 or Q2 on the turn off side. - 特許庁

その結果、例えば、ゲート電極１２とソース・ドレイン領域１３間に発生するオフリーク電流を抑制し、現実の量産に見合う製造プロセスが確立する。例文帳に追加

As a result, an off-leakage current, for example, generated between the gate electrode 12 and a source-drain region 13 is suppressed, establishing a manufacturing process that corresponds to an actual mass production. - 特許庁

Ｔr_２とＴr_１とは、種類、サイズ、構造、製造プロセス等を共通とし、同じ温度依存性かつ同じ大きさのオフリーク電流が流れるように構成される。例文帳に追加

The Tr_2 and the Tr_1 have a same kind, size, structure, production process or the like, and is configured such that OFF leak current having the same temperature dependence and the same magnitude flows. - 特許庁

ＳＯＩ膜に形成された完全空乏型のＮＭＯＳＦＥＴにおいて、不純物濃度が高すぎることがないようにして、駆動能力の低下を抑制しながら、オフリーク電流を小さくする。例文帳に追加

To reduce the off-leak current while suppressing deterioration of a driving capacity by preventing the concentration of impurities from becoming too high, in a fully-deplete NMOSFET (non-metal oxide semiconductor field-effect transistor) formed on an SOI (silicon insulator) film. - 特許庁

半導体集積回路装置は、ユーザ機能を実現する内部回路７、オフリーク電流を抑える電源スイッチトランジスタ１、ＶＤＤ線８、仮想ＧＮＤ線９、及び、実ＧＮＤ線１０とを備える。例文帳に追加

This semiconductor integrated circuit device is provided with an internal circuit 7 for realizing a user function, a power supply switch transistor 1 for suppressing an off-leak current, a VDD line 8, a virtual GND line 9, and an actual GND line 10. - 特許庁

コイル内径部に内径垂れが発生している鋼帯コイルをペイオフリールに挿入するためのコイル内径保持用リールドラムキャップおよびそれを用いたコイル挿入方法を提供する。例文帳に追加

To provide a reel drum cap for holding the inside diameter part of a coil for inserting the coil of a steel strip in the inside diameter part of which sagging of the inside diameter is caused into a pay-off reel, and a method of inserting the coil using the same. - 特許庁

検出部での蛇行に応じたペイオフリールのシフト量をピンチロールによるストリップへの影響をなくし、検出部での蛇行修正能力を向上させことのできるストリップの蛇行矯正装置の提供。例文帳に追加

To provide an apparatus for correcting the meandering of a strip, with which the amount of shift of a pay-off reel in accordance with meandering in a detecting part is made free from the effect on the strip with a pinch roll and improving meandering correction capacity in a detecting part. - 特許庁

半導体集積回路本体に駆動電力を供給するためのスイッチトランジスタがオフ状態のときに、このスイッチトランジスタに流れるオフリーク電流を低減する。例文帳に追加

To reduce an off-leak current flowing into a switching transistor in the case that the switching transistor for supplying drive power to a main body of a semiconductor integrated circuit is in an off-state. - 特許庁

ゲート絶縁膜の厚さが異なる薄膜トランジスタを有する半導体装置において、オフ状態にする際のゲート電圧を個別に調整することなく、薄膜トランジスタのオフリーク電流を抑制する。例文帳に追加

To provide a semiconductor device having a thin film transistor of a different thickness of a gate insulating film, wherein the off leak current of the thin film transistor is restrained without adjusting a gate voltage when in an off state, separately. - 特許庁

入力信号を感知しリアルタイムにＣＭＯＳインバータ部を形成するトランジスタの基板電位を制御し、トランジスタ個々のオフリーク電流を防止するとともに、低消費電力化を実現する。例文帳に追加

To obtain a CMOS inverter circuit in which off-leak current of individual transistors is prevented, while achieving power consumption, by sensing an input signal and controlling the substrate potential of a transistor forming a CMOS invertet section in real time. - 特許庁

簡易な構成でオフリーク特性の向上が図れ、しかもシリサイド化トランジスタと非シリサイド化トランジスタとを同一基板上に同時に形成できる半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device which can improve an off-leak characteristic with a simple arrangement and can form both a silicidized transistor and a non-silicidized transistor simultaneously on the same substrate, and also a method for manufacturing the semiconductor device. - 特許庁

入力電圧が接地電位ＧＮＤと電源電位ＶＤＤの範囲になくても、オフリーク電流が発生しないチョッパ型コンパレータ用のアナログスイッチを提供する。例文帳に追加

To provide an analog switch for a chopper type comparator in which an off-leak current never occurs, even if an input voltage is not within ranges of a ground potential GND and a power source potential VDD. - 特許庁

オフリーク電流を押さえて高い電流駆動力を有し、オフセット電圧が極力低減された微細な半導体装置の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a fine semiconductor device which has a high current drive force by suppressing the off-leak current, to reduce an offset voltage, as much as possible. - 特許庁

したがって、満遍なく過消去状態のメモリセルに対して書込を実行することができるためオフリークの影響を抑制してばらつきの少ないしきい値電圧分布を有するメモリセルを実現することができる。例文帳に追加

Accordingly, a memory cell which restrains the influence of off-leakage and has a threshold value voltage distribution of less variation, can be obtained since writing can evenly be made to the memory cell of an over-erasion state. - 特許庁

ペイオフリール１から払出された冷延鋼板をレベラー２で矯正した後、０．２〜１．０％の圧下率で軽圧下圧延５を施し、打抜き加工３に供する。例文帳に追加

After straightening the cold-rolled steel sheet which is paid off from a pay-off reel 1 with a leveler 2, light reduction rolling 5 is applied to the steel sheet at the draft of 0.2-1.0 and offered to a punching work 3. - 特許庁

これにより、カラム線ＣＬ１〜ＣＬｍ及び基準カラム線ＣＬｒに接続された選択されないメモリセル１_ｉ，ｊ，５_ｊのオフリーク電流に対応する補正電流がＰＭＯＳ１６_１〜１６_ｍ，１７から供給される。例文帳に追加

Thereby, a correction current corresponding to off-leak current of memory cells 1i,j, 5j being connected to the column lines CL1-CLm and the reference column line CLr and not selected is supplied from the PMOS 161-16m, 17. - 特許庁

選択対象の素子（選択素子ＤＵＴｘ）の素子特性を測定する際には、基板バイアス効果を利用して、非選択対象の素子（非選択素子ＤＵＴｙ）に流れるオフリーク電流を小さくする。例文帳に追加

When the element characteristics of an element to be selected (selection element DUTx) are measured, an off-leak current flowing through an element not to be selected (non-selection element DUTy) is reduced utilizing the substrate bias effect. - 特許庁

金属帯コイルを巻き戻すペイオフリールのマンドレル部に装着されるゴムスリーブ８であって、該ゴムスリーブ８は、一方の端部側に縮径部１２を備える。例文帳に追加

This sleeve is a rubber sleeve 8 which is mounted to the mandrel part of the pay-off reel for unwinding coil of a metallic belt and the rubber sleeve 8 is provided with a diameter reduced part 12 on the side of one end part. - 特許庁

工程の増加や占有面積の大きな増加なくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を得る。例文帳に追加

To provide a semiconductor device having an N-type MOS transistor for protecting ESD that restrains an off leak current without increasing processes and occupation areas and has a shallow trench separation structure having sufficient ESD protection functions. - 特許庁

バッファ層の結晶成長時に高抵抗化の不純物をドーピングすることなく上層の化合物半導体の結晶品質を保持するも、バッファ層を高抵抗化してオフリーク電流を確実に抑制し、信頼性の高い高耐圧の化合物半導体装置を実現する。例文帳に追加

To provide a compound semiconductor device with high reliability and high pressure resistance by forming a buffer layer with high resistance for complete suppression of off-leak current while retaining the crystal quality of a compound semiconductor of an upper layer without doping impurities with high resistance during crystal growth of the buffer layer. - 特許庁

工程の増加や占有面積の増加もなくオフリーク電流を小さく抑えた、十分なＥＳＤ保護機能を持たせたシャロートレンチ分離構造を有するＥＳＤ保護用のＮ型のＭＯＳトランジスタを有する半導体装置を提供する。例文帳に追加

To provide a semiconductor device including an NMOS transistor for ESD protection in the shallow trench isolation structure having sufficient ESD protecting function through suppression of an off-leak current to a small value without increase in the manufacturing steps and occupation area. - 特許庁

ペイオフリールに装入されたコイルの先端部を通板する際に用いられるスレッディングテーブルにおいて、その角度位置と前進位置を自動的に調整することができるスレッディングテーブルおよびその位置制御方法を提供する。例文帳に追加

To provide a threading table and a method of controlling its position by which the angular position and the advanced position of a threading table are adjustable automatically in the threading table which is used when passing the nose part of a coil which is charged in a pay-off reel. - 特許庁

オフリーク電流が増加傾向にある微細ＭＯＳ素子を使用してコンデンサ充電時定数回路内の導通手段を構成した場合においても，パワーオンリセットパルス発生後に無駄な消費電流をなくすことが可能なパワーオンリセット回路を提供する。例文帳に追加

To provide a power on reset circuit capable of eliminating useless current consumption after generation of a power on reset pulse even when a condition means inside a capacitor charging time constant circuit is configured by using a fine MOS element having an off leak current tending to increase. - 特許庁

スタンバイ状態やレジューム機能が必要な回路において、簡単な回路の追加によって回路のオフリーク電流を低減して消費電力を削減でき、電池の寿命を大きく伸ばし得る消費電力削減回路を提供する。例文帳に追加

To provide a power consumption reduction circuit capable of reducing power consumption by reducing an off leakage current of a circuit with the addition of a simple circuit and capable of drastically extending the life of a battery, in a circuit which requires a stand-by state and a resumption function. - 特許庁

メモリセルのオフリーク電流により定常的に生じるビット線の電流を解消することにより、ビット線あたりのメモリセル数を増加させ、メモリセルアレイの大規模化を実現し、チップ面積の低減が可能な半導体記憶装置を提供する。例文帳に追加

To provide a semiconductor memory device in which the number of memory cells per bit line is increased by dissolving a current of a bit line caused regularly by an off-leak current of a memory cell, enlarging of the scale of a memory cell array is realized, and chip area can be reduced. - 特許庁

ＴＦＴ１０のソース領域１７及びドレイン領域１８の不純物濃度を２×１０^１８［ｃｍ^−３］以上かつ２×１０^１９［ｃｍ^−３］以下とすることにより、シングルゲート構造でもＴＦＴ１０のオフリーク電流を十分に低減できる。例文帳に追加

The impurity concentration of a source region 17 and a drain region 18 of a TFT 10 is set between 2×10^18 cm^-3 and 2×10^19 cm^-3, whereby off-leak current of the TFT 10 can be sufficiently reduced even in a single gate structure. - 特許庁

また、トランジスタ形成領域０４０に対してのみ、打ち込みエネルギ７０〜１２０ＫｅＶ，打ち込み量１×１０^12〜２×１０^13ｃｍ^-2のＡｓを、オフリークを極小化するためのしきい値電圧調整用として追加注入し、ｎウェル５０１を形成する。例文帳に追加

On the other hand, an (n) well 501 is formed by additionally implanting As at a does of 1×1012-2×1013 cm-2 with implantation energy of 70-120 KeV only into a region 040 for fabricating transistors in order to regulate the threshold voltage for minimizing off-leak. - 特許庁

また、読出待機状態においてグローバルＩＯ線対ＧＩＯＲ，／ＧＩＯＲを接地電位にプリチャージするプリチャージ回路６０を備えるので、プリチャージ電位を電源電位としたときよりもリードゲート回路２６におけるオフリーク電流分の消費電流を低減することができる。例文帳に追加

Also, as the device is provided with a pre-charge circuit 60 pre-charging the pair of global IO lines GIOP, /GIOR to a ground potential at the time of standby state of reading, current consumption of an off-leak current in a read gate circuit 26 can be reduced more than that when a pre- charge potential is made a power source potential. - 特許庁

微細化によりトランジスタのオフリークが増大して行く中で、ビット線の「Ｈ」レベルを保持するために必要な電荷供給用のトランジスタをなくし、ビット線が「Ｌ」レベルになる記憶データの読み出しを高速化することで、高速読み出しが可能な半導体集積回路を提供する。例文帳に追加

To provide a semiconductor integrated circuit capable of reading out data at a high speed, by eliminating charge supplying transistors necessary for holding the "H" level of bit lines in accordance with the increase of off-leakage of transistors due to miniaturization, and accelerating the reading speed of stored data in the "L" level of the bit lines. - 特許庁

また、ゴムスリーブを介したリールドラムに前記リールドラムキャップを装着した状態で、鋼帯コイルをペイオフリールに挿入することによってコイル内径部に発生する内径垂れを修正しながら挿入することを特徴とする。例文帳に追加

By inserting the coil of the steel strip into the pay-off reel in the state where the reel drum cap is mounted on the reel drum via the rubber sleeve, the coil is inserted while correcting the sagging in the inside diameter part caused in the inside diameter part. - 特許庁

ペイオフリールから払い出されるコイルの表面疵の発生を、新たな設備を設置することなく比較的簡単に抑制して、製品歩留りや製品アップ率を向上させることができる冷延鋼帯コイルの払い出し方法を提供する。例文帳に追加

To provide a cold-rolled steel strip delivery method capable of enhancing the product yield and the product upgrading ratio by suppressing occurrence of surface flaws of a coil to be delivered from a pay-off reel relatively simply without installing any new equipment. - 特許庁

ソース電極２０４がシリコン基板上にトレンチ３０によって包囲されたような状態となっているので、微細構造に関わらず実効チャネル長が長くなり、ソース．ドレイン間の耐圧が向上し、ゲートオフリークが少なくなることにより誤動作を生じないようにすることができる。例文帳に追加

The source electrode 204 is a state of being surrounded by a trench 30 on a silicon substrate, thereby an effective channel length is elongated regardless of a fine structure and pressure proof between the source and drain can be increased to prevent mis-operation due to a reduced gate-off leak from being generated. - 特許庁