「セルト」に関連した英語例文の一覧と使い方(4ページ目) - Weblio英語例文検索

メモリセルトランジスタが保持している多値の情報から、メモリセルの情報を１度のアクセスで選択的に取り出すことを可能にする。例文帳に追加

To take out selectively information of a memory cell with one time access from multi-level information held in a memory cell transistor. - 特許庁

一つの実施形態によれば、半導体記憶装置は、半導体基板と複数のメモリセルトランジスタを有する。例文帳に追加

A semiconductor memory comprises a semiconductor substrate and a plurality of memory cell transistors. - 特許庁

このゲート制御回路は、メモリセルトランジスタのしきい値電圧変動に連動してそのプルダウントランジスタのゲート電位を補正する。例文帳に追加

The gate control circuit corrects the gate potential of the pull-down transistor in a manner linked to the variations in the threshold voltage of the memory cell transistor. - 特許庁

耐ブロッキング性を損なうことなく、耐ホットオフセット性を向上させたカプセルトナーおよびその製造方法。例文帳に追加

To provide a capsule toner improving hot-offset resistance without impairing blocking resistance, and to provide a manufacturing method thereof. - 特許庁

使用するコア粒子の材料に大きな制限がなく、均一なコーティング膜を有するカプセルトナーの製造方法を提供する。例文帳に追加

To provide a method for manufacturing a capsule toner having a uniform coating film without much limitation for the material of core particles to be used. - 特許庁

上記第１のデコーダは、同一行のセルトランジスタの各制御ゲートに、上記行線を介してデコード信号Ｗ11，Ｗ12,…を供給する。例文帳に追加

The first decoder supplies decode-signals W11, W12,... to each control gate of cell transistors of the same row via the row lines. - 特許庁

経時的帯電安定性を有し、良好な画質を維持することができるカプセルトナーの製造方法を提供することを課題とする。例文帳に追加

To provide a method for manufacturing a capsule toner having long-term charge stability and capable of maintaining high picture quality. - 特許庁

これらの複数のメモリセルトランジスタ及び選択ゲートトランジスタは，同一のトレンチ領域に設けられている。例文帳に追加

These plurality of the memory cell transistors and select gate transistors are provided in the same trench region. - 特許庁

使用するコア粒子の材料に大きな制限がなく、耐湿度依存性に優れたカプセルトナーを提供する。例文帳に追加

To provide a capsular toner excellent in humidity dependence resistance without considerable restriction on materials of core particles used. - 特許庁

浮遊ゲート電極を含んでおり、メモリセルトランジスタの電気的特性劣化を防ぐことができる不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device which includes a floating gate electrode and which can prevent electric characteristics of a memory cell transistor from deteriorating. - 特許庁

そして、側面電極１１２は、直列に接続される前記メモリセルトランジスタ間で共通化されていることを特徴とする。例文帳に追加

Then the side electrodes 112 are made common among the series-connected memory cell transistors. - 特許庁

優先セル制御部１０９は、ＡＴＭセルトラフィック量算出部１０８からの情報を用いて優先セル制御を行う。例文帳に追加

A priority cell control section 109 performs priority cell control using information from the ATM cell traffic calculation section 108. - 特許庁

リファレンストランジスタＲＴは、メモリセルトランジスタＭＣに記憶されたデータのセンスに用いられる基準電流Ｉｒｅｆを生成する。例文帳に追加

The reference transistor RT generates the reference current Iref used for sensing data stored in the memory cell transistor MC. - 特許庁

不揮発性半導体記憶装置１００は、メモリセルトランジスタ層３０、第２ＣＭＰ用ダミー層７０を備える。例文帳に追加

A non-volatile semiconductor memory device 100 includes a memory cell transistor layer 30 and a dummy layer 70 for a second CMP. - 特許庁

第１制御回路は、読み出し動作時に、一対のセルトランジスタのコントロールゲートを活性化レベルに設定する。例文帳に追加

A first control circuit sets a control gate of the one pair of cell transistors to an activation level during reading operation. - 特許庁

キャパシタの一方の電極をビット線に接続し、他方の電極をセルトランジスタのドレインに接続する。例文帳に追加

One electrode of a capacitor is connected to a bit line, and the other electrode thereof is connected to a drain of a cell transistor. - 特許庁

前記複数のメモリセルトランジスタは、前記半導体基板に設けられた深溝にトレンチゲートが埋設され、直列接続される。例文帳に追加

The plurality of memory cell transistors are connected in series by trench gates embedded in deep tranches provided on the semiconductor substrate. - 特許庁

出力ラッチ回路３は、メモリセルトランジスタＭＣの情報読み出しのときに出力イネーブル信号ＯＥＮによって活性化される。例文帳に追加

The output latch circuit 3 is activated by an output enable signal OEN when information is read out from the memory cell transistor MC. - 特許庁

半導体記憶装置は、複数ビットの情報を記憶する多値式メモリセルトランジスタＭＬ０，ＭＬ１，ＭＲ０，ＭＲ１を有する。例文帳に追加

A semiconductor memory device includes multi-level type memory cell transistors ML0, ML1, MR0, MR1 for storing the information of a plurality of bits. - 特許庁

ワード線３は、メモリセルトランジスタの第１ゲート電極に接続され、ワード線引き出し領域の半導体基板１４上に延伸している。例文帳に追加

The word line 3 is connected to the first gate electrode of the memory cell transistor and extended to the semiconductor substrate 14 of a word line drawing region. - 特許庁

オンチップの不揮発性のメモリセルトランジスタから記憶情報を高速に読み出すことができる半導体集積回路装置を提供する。例文帳に追加

To provide a semiconductor integrated circuit device which is capable of quickly reading out stored data from an on-chip nonvolatile memory cell transistor. - 特許庁

その判定結果から、メモリセルトランジスタＭＣに故障モードが発生しているか否かを判定する。例文帳に追加

It is determined from the result of the determination whether a failure mode occurs in the memory cell transistor MC. - 特許庁

セルトランジスタＴＣは、ソース・ドレイン領域ＢＬがチャネル領域の一部よりも下方に形成される。例文帳に追加

In a cell transistor TC, a source drain region BL is formed at a part lower than a part of the channel region. - 特許庁

素子の微細化を図りつつ、セルトランジスタと選択ゲートトランジスタとの間に浅い拡散層が形成できる製造方法を提供する。例文帳に追加

To provide a manufacturing method for forming a shallow diffusion layer between a cell transistor and a selection gate transistor while miniaturizing an element. - 特許庁

高いカップリング比を有するセルトランジスタを備えた不揮発性半導体記憶装置およびその製造方を提供する。例文帳に追加

To provide a nonvolatile semiconductor memory device having cell transistors with a high coupling ratio, and to provide a method for manufacturing the same. - 特許庁

セルトランジスタＴＣと選択トランジスタＳＴＥの各々の一方のソース・ドレイン領域をほぼ同一面内において電気的に接続する。例文帳に追加

The source drain regions of the respective cell transistor TC and selection transistor STE are electrically connected in approximately the same plane. - 特許庁

健苗化された多芽体シュートから、一定長の挿し穂を採取、セルトレーに移植して、培養室環境で発根を誘導する。例文帳に追加

From the healthy seed-formed multibud shoots, definite length ears for transplanting are collected, and by transplanting them on cell trays, the rooting is induced under a culturing chamber environment. - 特許庁

メモリセルトランジスタのワード線Ｗ_1 とｎ^+ 型拡散領域Ｎ_21，Ｎ_12との間に、隙間１０３，１０４を形成する。例文帳に追加

Gaps 103 and 104 are formed between a word line W1 of a memory cell transistor and n+ type diffusion regions N21 and N12. - 特許庁

シリコン基板３０１の上にＤＲＡＭセルトランジスタ３０２、第１の層間膜３０３及び第１のコンタクトプラグ３０４が形成されている。例文帳に追加

A DRAM cell transistor 302, a first interlayer film 303, and a first contact plug 304, are formed on a silicon substrate 301. - 特許庁

フローティングゲートの結合比を小さくするとともに、隣接するセルトランジスタ間のクロストークを防止する。例文帳に追加

To reduce the coupling ratio among floating gates, and to prevent crosstalks between adjacent transistors. - 特許庁

半導体基板１０１上に、ＰＭＩＳＦＥＴ１５１，ＮＭＩＳＦＥＴ１５２，ＤＲＡＭのメモリセルトランジスタ１５３，キャパシタ１５４を形成する。例文帳に追加

A P-MISFET 151, an N-MISFET 152, a memory cell transistor 153 for a DRAM and a capacitor 154 are formed on a semiconductor substrate 101. - 特許庁

セルトランジスタのカップリング比を向上させることのできる不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage device capable of improving a coupling ratio of a cell transistor. - 特許庁

強誘電体キャパシタの上部電極とメモリセルトランジスタの１セル毎の接続を簡略化する。例文帳に追加

To simplify connection between the upper electrode of a ferroelectric capacitor and each of cells of a memory cell transistor. - 特許庁

信頼性及び性能を悪化させること無くＣＭＯＳトランジスタとメモリセルトランジスタとを形成する。例文帳に追加

To form a CMOS transistor and memory cell transistor with no degradation in reliability and performance. - 特許庁

要するに、メモリセルの基体電位を固定または可変にする場合に固定型回路と可変型回路が共通セルトポロジーとして設計される。例文帳に追加

In short, a fixed circuit and variable circuit are designed as a common cell topology, when making the base potential of the memory cell fixed or variable. - 特許庁

塩酸セルトラリンの新規多型ＸＩ、ＸＩＩ、ＸＩＩＩ、ＸＩＶ、ＸＶおよびＸＶＩを調製する。例文帳に追加

There are provided the methods for preparing new sertraline hydrochloride polymorphic Forms XI, XII, XIII, XIV, XV and XVI. - 特許庁

メモリセルトランジスタＱ１３およびＱ１４については、トランジスタのしきい値電圧のシフトが発生しない。例文帳に追加

In memory cell transistors Q13 and Q14, shift of threshold voltage in the transistors is not caused. - 特許庁

セルトランジスタＴＣのｐ型半導体基板上に、凸部１３ａが設けられ、凸部１３ａは、対向する一対の側面１３ｂを有する。例文帳に追加

A protruding part 13a is provided on a p-type semiconductor substrate of a cell transistor TC, and the protruding part 13a comprises a pair of side surfaces 13b facing each other. - 特許庁

ビットラインパッドを覆い、セルトランジスタのゲート電極、即ち、ワードラインと並行したビットラインパッド保護膜パターン７３を形成する。例文帳に追加

A protective film pattern 73 covering the bit line pad is formed in parallel with the gate electrode of the cell transistor, i.e., a word line. - 特許庁

基準セルトランジスタを用いることなく、高速でのデータの読み出しを可能とするＥＥＰＲＯＭを提供すること。例文帳に追加

To provide an EEPROM enabling reading data at high speed without using a reference cell transistor. - 特許庁

汎用成型用樹脂を用い、耐久性及び定着性に優れたマイクロカプセルトナー及びその製造方法を提供すること。例文帳に追加

To provide a microcapsule toner with high durability and fixability using a general-purpose molding resin, and to provide the producing method for the microcapsule toner. - 特許庁

耐ホットオフセット性を損なうことなく、耐ブロッキング性を向上させたカプセルトナーおよびその製造方法を提供する。例文帳に追加

To provide a capsule toner having improved blocking resistance without decreasing hot offset resistance, and to provide a method for producing the toner. - 特許庁

本発明の目的は、高湿環境下における画像濃度が安定したカプセルトナーを提供することである。例文帳に追加

To provide a capsule toner with a stable image density under a high humidity environment. - 特許庁

定着性およびクリーニング性が良好で、かつ充分な強度を有するカプセルトナーの製造方法を提供する例文帳に追加

To provide a method for producing a capsule toner having a favorable fixing property and a cleaning property and sufficient strength. - 特許庁

ダミーセルトランジスタのソース及びドレインの一方はビット線に接続され、その他方は電流ノードに接続されている。例文帳に追加

One of the source and the drain of the dummy cell transistor is connected to the bit line while the other is connected to the current node. - 特許庁