「セルト」に関連した英語例文の一覧と使い方(11ページ目) - Weblio英語例文検索

カプセルトナーは、トナー母粒子の軟化温度におけるトナー母粒子の貯蔵弾性率をＡとし、樹脂層を構成する樹脂微粒子のトナー母粒子の軟化温度における貯蔵弾性率をＢとしたとき、ＡとＢがＡ＜Ｂかつ（Ｂ−Ａ）＜３ｘ１０^３Ｐａを満たす。例文帳に追加

The capsule toner satisfies A<B and (B-A)<3x10^3 Pa, wherein A represents the storage modulus of the toner base particles at the softening temperature of the toner base particles and B represents the storage modulus of resin fine particles constituting the resin layer at the softening temperature of the toner base particles. - 特許庁

浮遊ゲート電極の高さを低くして制御ゲート電極の形成を容易にしつつ、浮遊ゲート電極と制御ゲート電極とのカップリング比を増加させるとともにメモリセルトランジスタ間の干渉効果を低減することが可能な不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a non-volatile semiconductor storage device which reduces the height of a floating gate electrode, facilitating the formation of a control gate electrode, makes the coupling ratio of the floating gate electrode increased, and the control gate electrode and reducing interference effect between memory cell transistors. - 特許庁

ＮＡＮＤフラッシュメモリ装置において、メモリセルトランジスタのゲート電極ＭＧは、シリコン基板１上のゲート絶縁膜４を介して、浮遊ゲート電極膜５Ａ、電極間絶縁膜６、制御ゲート電極膜７Ａを積層した構成である。例文帳に追加

In a NAND flash memory device, a gate electrode MG of a memory cell transistor is obtained by laminating a floating gate electrode film 5A, an inter-electrode insulating film 6 and a control gate electrode film 7A through a gate insulating film 4 on a silicon substrate 1. - 特許庁

不揮発性半導体記憶装置は、チャネル半導体層上に、ゲート絶縁膜１２、浮遊ゲート電極膜１３、電極間絶縁膜１４および制御ゲート電極１５が順に積層されるメモリセルトランジスタＭＴを有する。例文帳に追加

The nonvolatile semiconductor memory device comprises a memory cell transistor MT in which a gate insulating film 12; a floating gate electrode film 13; an inter-electrode insulating film 14; and a control gate electrode 15 are stacked in turn on a channel semiconductor layer. - 特許庁

低温定着性と良好な保存安定性とを併せ持ち、さらに帯電安定性に優れ、紙に対する定着強度が高く、消費量が少なく、高品位、高光沢かつ高濃度のカラー画像を形成できる電子写真用カプセルトナーを得る。例文帳に追加

To obtain an electrophotographic capsular toner having low-temperature fixability and good storage stability, further having excellent charge stability and high fixing strength to paper, and capable of forming high quality, high gloss and high density color images with low consumption. - 特許庁

本発明は、セルトランジスタと周辺トランジスタとが同一基板上に設けられてなるＥＥＰＲＯＭにおいて、それぞれのゲート長が異なっても、後酸化量やアニールの条件を最適化できるようにすることを最も主要な特徴とする。例文帳に追加

To enable after oxidation amount and an annealing condition to be optimized, even if transistors are different from each other in gate length in an EEPROM composed of a cell transistor and peripheral transistors formed on the same substrate. - 特許庁

前記メモリセルトランジスタのそれぞれは、半導体基板上に形成される第１の絶縁膜と、前記第１の絶縁膜上に形成される浮遊ゲート電極と、前記浮遊ゲート電極上に形成される第２の絶縁膜と、前記第２の絶縁膜上に形成される制御ゲート電極と、を有する。例文帳に追加

Each of the memory cell transistors includes a first insulator film formed on a semiconductor substrate, a floating gate electrode formed on the first insulator film, a second insulator film formed on the floating gate electrode, and a control gate electrode formed on the second insulator film. - 特許庁

二層ゲート構造を有する不揮発性メモリセルトランジスタの電極間絶縁膜として高誘電率絶縁膜を用いた場合に問題となる電子のデトラップによるセル特性の劣化を抑制し、電荷保持特性を改善する。例文帳に追加

To improve an electric charge retaining property by suppressing deterioration of a cell property caused by electron detrapping which becomes a problem when a high dielectric constant insulation film is used as an insulation film between electrodes of a nonvolatile memory cell transistor having two-layer gate structure. - 特許庁

着色剤、結着樹脂を主成分とするカプセルトナーにおいて、カプセル壁は３００Ｋにおける熱伝導率がＹ（Ｗ／ｍＫ）である粉末物質を該カプセル壁に対してＭ（体積％）含有しており、該カプセル壁の厚みをｒ（ｎｍ）とするとき、以下の式を満足する静電潜像現像用トナー。例文帳に追加

In the encapsulated electrostatic latent image developing toner consisting essentially of a colorant and a binder resin, a capsule wall contains a powdery material whose heat conductivity at 300 K is Y (W/mK) in an amount of M (vol.%) - 特許庁

画像形成部１６のトナーホッパ７２内には直径５μｍ〜１０μｍの大径マイクロカプセル４６内に直径０．５μｍ〜２μｍのマゼンタ、シアン、イエロー、ブラックの４種類の小径マイクロカプセル４７を夫々１０個内包したカプセルトナーＴｅが収容されている。例文帳に追加

In the image forming apparatus, a toner hopper 72 in an image forming section 16 holds a capsulated toner Te containing ten each of magenta, cyan, yellow and black small diameter microcapsules 47 having a diameter of 0.5-2 μm in each large diameter microcapsule 46 having a diameter of 5-10 μm. - 特許庁

カプセルトナーを用いて形成されるトナー像を高い定着強度で記録媒体に定着させることのできる定着装置および定着方法、前記定着装置を備える画像形成装置、ならびに前記定着方法を用いる画像形成方法を提供する。例文帳に追加

To provide a fixing device and a fixing method by which a toner image formed by using a capsule toner can be fixed to a recording medium with high fixing strength, and to provide an image forming apparatus equipped with the fixing device, and an image forming method using the fixing method. - 特許庁

半導体装置の微細化および小型化を図ることであり、また、各メモリセルトランジスタのしきい値電圧のばらつきが抑えられた半導体装置およびその製造方法を提供することであり、さらに、信頼性の高いトンネル絶縁膜を備えた半導体装置およびその製造方法を提供する。例文帳に追加

To make a semiconductor device fine and small in size, to provide a semiconductor device capable of suppressing a variation in the threshold voltage of each memory cell transistor and its manufacturing method, and further to provide the semiconductor device having a high reliability tunnel insulating film and its manufacturing method. - 特許庁

セルトランジスタＣＴは、素子領域１０上に設けられたトンネル絶縁膜１１と、浮遊ゲート電極１２と、制御ゲート電極１４と、浮遊ゲート電極１２と制御ゲート電極１４との間に設けられたゲート間絶縁膜１３とを備える。例文帳に追加

The cell transistor CT includes a tunnel insulating film 11 formed on an element region 10, a floating gate electrode 12, a control gate electrode 14, and an inter-gate insulating film 13 formed between the floating gate electrode 12 and the control gate electrode 14. - 特許庁

ラッチ型メモリセルの記憶ノードを構成するゲート電極配線（２１ａ，２１ｃ）と交差する方向に、フラッシュメモリセルトランジスタの固有の配線と同一配線層の導電線（２６ａ，２６ｂ）を連続的に延在させて配置する。例文帳に追加

Conductive lines (26a and 26b) in the same wiring layer as intrinsic wiring of a flash memory cell transistor are disposed so as to extend in a direction crossing gate electrode wiring (21a and 21c) constituting a storage node of the latch type memory cell. - 特許庁

帯電安定性が良好で、かつ長期間に渡って画像形成装置内で使用しても樹脂被覆層を構成する樹脂粒子がトナー母粒子表面から脱離しにくく、感光体のフィルミングの発生を抑制できるカプセルトナーの製造方法を提供する。例文帳に追加

To provide a method of manufacturing capsule toner that has high charge stability, prevents resin particles constituting a resin coating layer from separating from a toner mother particle surface even when the toner is used in an image forming apparatus for a long time, and suppresses occurrence of filming of a photoreceptor. - 特許庁

その際、第１および第２のトランジスタ５１０，５１１、プリチャージ電圧源５０５および基準電圧源５０６よりなるプリチャージ回路５０４を用いて、書込対象以外のメモリセルのセルトランジスタに加わる電圧ストレスを抑制する。例文帳に追加

In this case, the voltage stress applied to a cell transistor of a memory cell not for writing is limited by using a precharge circuit 504 including first and second transistors 510, 511, a precharge power source 505, and a standard power source 506. - 特許庁

ゲート誘電体として順次積層された下部ゲート誘電体、電荷トラップのための中間ゲート誘電体、及び上部ゲート誘電体を備えたセルトランジスタと、ゲート誘電体として単一層の酸化膜を備えたロジック用トランジスタとで、揮発性メモリを構成する。例文帳に追加

The volatile memory includes: a cell transistor having a lower gate dielectric, an intermediate gate dielectric for charge trapping, and an upper gate dielectric, all laminated in order as a gate dielectric; and a transistor for logic, having a single layer of an oxide film as a gate dielectric. - 特許庁

採取された挿し穂をセルトレーに挿し木し、人工気象機内の高湿度雰囲気、蛍光灯及び／又はＬＥＤで光照射下し挿し穂から発根を誘導し、漸次湿度を常湿まで低減して発根後の苗木を育苗する。例文帳に追加

The collected cutting scion is planted in a cell tray, rooting is induced from the cutting scion in a high-humidity atmosphere under light irradiation with a fluorescent lamp and/or LED in an artificial climate chamber, and the rooted seedling is grown by gradually lowering the humidity to a normal humidity level. - 特許庁

セルトランジスタに書込みを行う際に回路やプロセスのバラツキに起因してノイズにより所望のベリファイレベルより低い閾値で書込みが終わっても、次のプログラム動作及びベリファイ動作で適正な閾値に書込みを行う。例文帳に追加

To write data at appropriate threshold in the next program and verify-operation, even if writing is finished at a threshold level lower than a desired verify-level due to noise caused by variation of circuits and processes when data are written to a cell transistor. - 特許庁

２ビットのメモリセル（ＭＣ１，ＭＣ２）で１ビットのデータを記憶するようにメモリセルを配置し、メモリセルキャパシタのセルプレート電極（ＣＰ）とメモリセルトランジスタのゲート電極（ＷＬ０−ＷＬ３）を同一製造工程で形成する。例文帳に追加

Memory cells are arranged so that data of one bit is stored by memory cells (MC1, MC2) of two bits, a plate electrode (CP) of a memory cell capacitor and a gate electrode (WL0-WL3) of a memory cell transistor are formed by the same manufacturing process. - 特許庁

そして、第２の記録状態に遷移する時は、第２の基準電圧を利用することにより、第１の記録状態にあった全てのセルトランジスタが、第２の基準電圧より低い閾値電圧となり、実質的に第２の基準電圧に対して消去動作が行われたことになる。例文帳に追加

When the node A is at an H-level, it is in a second recording state, erase pulses are applied to the transistor 34, a threshold voltage is made low, the reference voltage Vrefsa is set at a first reference voltage Vrefsa 1, and, in addition, the erasing operation of a memory cell array is performed. - 特許庁

このプルダウン回路は、ドライバ電源ノードの電圧レベルをプルダウンするメモリセルトランジスタと同じしきい値特性を有するプルダウントランジスタ（２１）と、このプルダウントランジスタ２１のゲート電圧を少なくとも調整するゲート制御回路（３０）を含む。例文帳に追加

This pull-down circuit includes a pull-down transistor (21), having the same threshold voltage characteristics as a memory cell transistor pulling down the voltage level of the driver power supply node, and a gate control circuit (30) for adjusting at least the gate voltage of the pull-down transistor. - 特許庁

本発明の不揮発性半導体記憶装置は、主表面を有する半導体基板１と、該主表面上にトンネル酸化膜４を介して形成されソース２およびドレイン３ａ，３ｂを有する複数のメモリセルトランジスタとを備える。例文帳に追加

The non-volatile semiconductor storage has a semiconductor substrate 1, having a principal surface and has on the principal surface a plurality of memory-cell transistors, in each of which the set of a source 2 and a drain 3a or the set of the source 2 and a drain 3b is formed respectively via a tunnel oxide film 4 between its source and drain. - 特許庁

キャラクタグッズなどの組み立てフィギュアを収納したカプセル本体１１と、カプセル本体１１に収納又は貼付され前記組み立てフィギュアに関連する光学読み取り可能な情報コードを保持するカードなどの情報表示部１２と、を有するようにカプセルトイ１０を構成する。例文帳に追加

The capsule toy 10 comprises a capsule body 11 housing an assembly figure such as character goods; and an information display part 12 such as a card housed in or attached to the capsule body 11 and retaining optically readable information codes associated with the assembly figure. - 特許庁

ダミーメモリセルトランジスタ（ＭＣＴ）およびフローティングゲートとコントロールゲートが短絡された参照フローティングゲートトランジスタ（ＤＴ）のゲートを充放電して、直流電流をそれぞれ検出して、これらのトランジスタ（ＭＣＴ，ＤＴ）のゲート容量を算出する。例文帳に追加

DC currents are detected respectively by charging and discharging gates of a dummy memory cell transistor (MCT) and a reference floating gate transistor (DT) in which a floating gate and a control gate are short-circuited, and gate capacity of these transistors (MCT, DT) is calculated. - 特許庁

圧力による転写同時定着方式で生じる装置の大型化、定着じわ、及び画像太り等を回避し、しかも、カプセルトナーを用いることなく転写チリ等による画像劣化を確実に抑えることができる画像形成装置を提供する。例文帳に追加

To provide an image forming apparatus which avoids device upsizing, fixing creases, image thickening, or the like brought about in a system wherein images are fixed simultaneously with transfer by pressure, and surely suppresses image degradation caused by transfer dust or the like without using capsule toner. - 特許庁

メモリセルトランジスタの素子分離絶縁膜をメモリセル一つおきに、消去ゲート電極の下にのみ形成したフローティングゲート型半導体記憶装置において、フローティングゲート電極やコントロールゲート電極パターン形成時のフォーカスマージンの確保を容易にする。例文帳に追加

To easily ensure a focus margin, when forming a floating gate electrode pattern and a control gate electrode pattern in a floating gate type semiconductor memory device, in which an element isolation insulating film of a memory cell transistor is formed every other memory cell only under an erasing gate electrode. - 特許庁

メモリセルトランジスタのゲートの側面部分には、底部がトンネル酸化膜２により周囲と分離され、側面が側壁膜７により周囲と分離され、上部が絶縁膜８により周囲と分離され、空気が充填された空隙部９が設けられる。例文帳に追加

A gap part 9 whose bottom is separated from the surroundings by a tunnel oxide film 2, whose side face is separated from the surroundings by the side wall film 7, whose upper part is separated from the surroundings by an insulating film 8, and in which the air is filled is provided at the side part of the gate of the memory cell transistor. - 特許庁

メモリセルトランジスタＭＴｒは、Ｐ型半導体基板１０の上方に形成され且つ電荷を蓄積する電荷蓄積層２３と、電荷蓄積層２３の上方にブロック絶縁層２４を介して形成された半導体層２５と、半導体層２５の上面に形成されたシリサイド層２６とを備える。例文帳に追加

The memory cell transistor MTr includes: a charge storage layer 23 provided above a P-type semiconductor substrate 10 and storing the electric charge: a semiconductor layer 25 formed on a top surface of the charge storage layer 23 via a block insulating layer 24; and a silicide layer 26 provided on the upper surface of the semiconductor layer 25. - 特許庁

１×１０^９［Ωｃｍ］以上の体積固有抵抗を発揮する高抵抗のトナーを用いる画像形成装置において、カプセルトナーを用いることなく転写チリによる画像劣化を回避し、しかも、転写手段から像担持体への熱伝搬による画像劣化を確実に抑える。例文帳に追加

To avoid deterioration of image caused by transfer dust without using capsule toner and at the same time to surely suppress the deterioration of the image caused by heat propagation from a transfer means to an image carrier in an image forming apparatus in which high resistivity toner having a volume resistivity of equal to or more than 1x10^9[Ωcm]. - 特許庁

苗選別時には、ＣＣＤカメラ２９を、セルトレイ２４の所定の４個のセル２４ａに臨むように移動させて、該所定の４個のセル２４ａをブロック単位としてセル２４ａに植立された苗２２をＣＣＤカメラ２９により撮像する。例文帳に追加

When seedlings are sorted, the CCD camera 29 is moved so that it may meet face-to-face prescribed 4 cells 24a among the cell trays 24 and the seedlings 22 vertically planted in the cells 24a are photographed with the CCD camera as a block unit per every 4 cells. - 特許庁

強誘電体ランダムアクセスメモリの第１ブロックＢ１において、第１スイッチトランジスタＴＣ１と、並列接続された強誘電体キャパシタおよびセルトランジスタを有する複数の第１メモリセルＭＣ１−ＭＣ４と、が第１、第２端の間に直列接続される。例文帳に追加

In the first block B1 of the ferrorlectric random access memory, a first switch transistor TC1 and a plurality of first memory cells MC1 to MC4 having ferroelectric capacitors and cell transistors connected in parallel are serially connected between first and second ends. - 特許庁

そのカプセルの内容物に関連した動画や静止画或いは着信メロディなどデジタルデータを景品として手軽に提供することができ、ゲームとしての継続性や景品による期待感を付与することができるカプセルトイを提供する。例文帳に追加

To provide a capsule toy capable of easily providing digital data as a prize, such as an animation, a still image or a ringtone associated with the content of a capsule, thus providing continuity as a game or a sense of expectation for the prize. - 特許庁

活性領域ＡＡには、上記浮遊ゲートＦＧ及び制御ゲートＣＧ１〜ＣＧ１６を挟むように、ソース、ドレイン領域となる不純物拡散層が設けられることで、直列接続されたメモリセルトランジスタＭ１〜Ｍ１６が形成されていることを特徴としている。例文帳に追加

In each of active regions AA, serially connected memory cell transistors M1-M16 are formed by providing impurity diffusion layers to become source and drain regions so as to sandwich the floating gate FG and the control gates CG1-CG16. - 特許庁

メモリセルトランジスタが、セル部ゲート絶縁膜２、第一導電層３、導電層間絶縁膜４、この導電層間絶縁膜４で第一導電層３から絶縁された第二導電層７からなるゲート電極構造を備える。例文帳に追加

A memory cell transistor comprises a gate electrode structure composed of a gate insulating film 2 of the cell part, a first conductive layer 3, a conductive interlayer insulating film 4, and a second conductive layer 7 insulated from the first conductive layer 3 by the conductive interlayer insulating film 4. - 特許庁

本発明は、より具体的には、上記の昇圧電圧が印加される読み出し用の基準トランジスタの電流が、許容されているメモリセルトランジスタからのビット線上のリーク電流よりも高く維持される様に、昇圧電圧回路の昇圧比が制御される。例文帳に追加

More specifically the boosting ratio of the boost voltage circuit is controlled so that a current of a read reference transistor to which the boost voltage VPW is applied is maintained higher than a leak current on a bit line from a permitted memory cell transistor. - 特許庁

選択トランジスタの拡散層とコンタクトとが電気的に良好に接続され、かつ、メモリセルトランジスタの拡散層の表面がエッチングから保護された、信頼性の高い不揮発性半導体記憶装置およびその製造方法を提供することを目的とする。例文帳に追加

To provide a non-volatile semiconductor memory apparatus that is highly reliable, and wherein a diffused layer and a contact of a select transistor are electrically and appropriately connected and the surface of the diffused layer of a memory cell transistor are protected from etching; and to provide its manufacturing method. - 特許庁

ＣＰＵが、フラッシュメモリ１５に対して検査モード信号を出力しデータの読出しを行う場合に、行デコーダ１７で選択されたワード列に属するメモリセルトランジスタ１６のソースだけをスイッチアレイ２１によってグランドに接続し、その他のソースを電源ＶDRに接続する。例文帳に追加

When a CPU outputs a test mode signal to a flash memory 15 and reads out data, only an source of a memory cell transistor 16 belonging to a word column selected by a row decoder 17 is connected to ground by a switch array 21, the other sources are connected to a power source VDR. - 特許庁

ＳＯＩ基板にトレンチキャパシタを形成する際に、Ｐウェル領域がフローティング状態になるのを防止でき、セルトランジスタの安定な動作が得られる半導体装置及びその製造方法を提供することを目的としている。例文帳に追加

To provide a semiconductor device in which p-well regions can be prevented from being turned to a floating state when trench capacitors are formed on a SOI substrate and stable operations of cell transistors can be ensured, and provide a manufacturing method thereof. - 特許庁

電源電圧や環境条件の変動、プロセス条件等によらず安定した負電圧をメモリセルトランジスタ基板に供給可能な負電圧発生回路を容易に実現し、メモリのデータ保持時間を充分に確保可能にし且つ低消費電力化を図る。例文帳に追加

To easily realize a negative voltage generating circuit which can supply negative voltage to a memory cell transistor substrate independently of fluctuation of power source voltage and environmental conditions, process conditions, or the lie, to enable sufficiently securing a data holding time for a memory, and to reduce power consumption. - 特許庁

感光体ドラムや現像ローラからのトナーへの電荷注入を防ぎつつ、トナー帯電量の上昇を抑え、長期にわたり画像濃度の低下やカブリのない画像を得ることのできるカプセルトナーおよびその製造方法を提供する。例文帳に追加

To provide a capsule toner and a method for producing the toner, wherein an increase in a toner charge amount is suppressed while preventing injection of charges to the toner from a photoreceptor drum or a developing roller, and an image free from decrease in image density or fog is obtained for a long period of time. - 特許庁

これにより発進時にアクセル操作量が増加されると、重み付け係数gainＣの増加に伴って仮モータトルク0-ＭＴがクリープトルクcreepＴからアクセルトルクapsＴへと緩やかに増加し、一時的なトルクの落込みや加速反応の遅れを生じることなく発進可能となる。例文帳に追加

With such a constitution, if the acceleration operation is increased when the vehicle is started, the temporary motor torque is gradually increased from the creep torque creepT to the acceleration torque apsT following the increase of the weighting factor gainC, so that the vehicle can be started without temporary torque drop or delay of reaction for acceleration. - 特許庁

ビット線ＢＬ１，ＢＬ２はＶＣＣ／２にプリチャージされ、プレート線ＰＬ１はＶＣＣ／２とされ、全てのワード線ＷＬ１，ＷＬ２を高電位にして強誘電体容量の一方の端子とセルトランジスタＴＣ１１，ＴＣ１２のソース端子との接続ノードをＶＣＣ／２に保つ。例文帳に追加

Bit lines BL1, BL2 are pre-charged to VCC/2, a plate line PL1 is made to VCC/2, all word lines WL1, WL2 are made to a high potential, and connection nodes between one side terminal of ferroelectric substance capacitors and source terminals of cell transistors TC11, TC12 are held at VCC/2. - 特許庁

第１の選択トランジスタＳ Ｔ１と第２の選択トランジスタＳ Ｔ２のチャネル幅は二つのメモリセルのビットラインピッチより大きく、セルトランジスタのチャネル幅より約２倍以上大きいので、トランジスタの駆動能力が増加する。例文帳に追加

In such an arrangement, the channel width of the first selective transistor S-T1 and the second selective transistor S-T2 is wider than the bit line pitch of the two memory cells also two times or more wider than the channel width of the central transistors thereby making feasible of increasing the driving capability of the transistors. - 特許庁

データ書き込み特性、データ保持特性、読み出しストレスに対する耐性などのメモリセルトランジスタの様々な特性と、選択ゲートトランジスタのカットオフ特性とをともに良好にできる不揮発性半導体記憶装置を提供すること。例文帳に追加

To provide a nonvolatile semiconductor memory where various characteristics of a memory cell transistor such as a data writing characteristic, a data holding characteristic, resistance to read-out stress or the like, and a cut off characteristic of a selective gate transistor both can be made excellent. - 特許庁