「セルト」に関連した英語例文の一覧と使い方(8ページ目) - Weblio英語例文検索

複数のアクティブエリアは、セルトランジスタが形成され、前記ゲート電極に対して（９０−ａｔａｎ（１／３））の角度で交差する方向に延伸している。例文帳に追加

The cell transistors are formed on a plurality of active areas, and the active areas extend in a direction crossing the gate electrode at an angle of (90-atan(1/3)). - 特許庁

メモリセルトランジスタ７上及びソース側選択トランジスタ９上には、絶縁膜１０を介して、例えば不純物が添加されたポリシリコンからなる導電層１１が埋めこまれている。例文帳に追加

A conductive layer 11 constituted of polysilicon added with impurities, for example, is embedded on the memory cell transistor 7 and the source side selective transistor 9 through an insulation film 10. - 特許庁

メモリセルトランジスタの制御ゲート電極として金属シリサイド電極を用いても選択トランジスタメモリの特性劣化を抑制できる半導体装置を提供すること。例文帳に追加

To provide a semiconductor device which suppresses deterioration of characteristics in a selection transistor memory even when a metallic silicide electrode is used as a control gate electrode of a memory cell transistor. - 特許庁

苗箱またはセルトレイ等を搭載すると共に、作業者が着座して移動しながら種、苗の植え付け作業を可能とする新規な構造の座席付き苗植え用台車を提供する。例文帳に追加

To provide a seedling-transplanting cart having seat with a new structure, carrying seedling boxes or cell trays, etc., enabling planting operation of seeds and seedlings while an operator sits down to operate the cart. - 特許庁

複数のセルトランジスタは、半導体基板に形成され、磁気トンネル接合素子に対応して設けられ、該対応する磁気トンネル接合素子に電流を流すときに導通状態となる。例文帳に追加

A plurality of cell transistors are formed on the semiconductor substrate, are provided corresponding to magnetic tunnel junction elements, and turn into a conducted state when the current flows through the corresponding magnetic tunnel junction elements. - 特許庁

モリセルトランジスタ素子以外の周辺回路の特性を低減させることなく、書込み特性の劣化を抑制した半導体記憶装置を提供すること。例文帳に追加

To provide a semiconductor memory device that achieves suppression of deterioration in writing characteristics without deteriorating characteristics of peripheral circuits other than a memory-cell transistor element. - 特許庁

セルトランジスタの電流駆動能力の劣化を抑制し、メモリセルごとの信号のばらつきを抑制し、かつ、微細化された半導体記憶装置を提供する。例文帳に追加

To provide a miniaturized semiconductor memory device capable of suppressing degradation of current drive capability of a cell transistor and dispersion of signals for each memory cells. - 特許庁

シリコン半導体基板１１内においてメモリセルトランジスタが形成されるシリコン基板面を、セレクトゲートトランジスタが形成されるシリコン基板面より低く形成する。例文帳に追加

A silicon substrate surface, where a memory cell transistor is formed in a silicon semiconductor substrate 11 is formed, is made lower than a silicon substrate surface where a select gate transistor is formed. - 特許庁

その後、トナー像が形成された記録用紙２５にヒートローラ１５の加熱ローラ３０および加圧ローラ３１を圧接させて、カプセルトナー２４を加熱および加圧して記録用紙２５に定着させる。例文帳に追加

A heating roller 30 and a pressure roller 31 of heat rollers 15 are brought into pressure contact with the recording paper 25 on which the toner image has been formed, and heat and pressure are applied to the capsular toner 24 to fix the capsular toner 24 on the recording paper 25. - 特許庁

メモリセルは、第１電圧線と第２電圧線の間に接続ノードを介して直列に接続され、相補の論理を記憶する一対のセルトランジスタを有する。例文帳に追加

A memory cell has a pair of cell transistors connected between a first voltage line and a second voltage line in series through a connection node to store a complementary logic. - 特許庁

現像ローラ７６が回転し、その周面上のカプセルトナーＴｅに超音波ラインヘッド７３から画像情報に応じた画素位置に超音波が選択的に照射される。例文帳に追加

The image forming apparatus is fabricated in such a way that when a developing roller 76 rotates, the capsulated toner Te on a periphery thereof is selectively irradiated with ultrasonic waves from an ultrasonic line head 73 in the positions of pixels corresponding to image information. - 特許庁

セクタの全てのセルトランジスタが、プログラム状態に対応する第１しきい値電圧分布の最下限より高しきい値電圧を有するかを判別する。例文帳に追加

It is discriminated whether all cell transistors of a sector have higher threshold voltage than the lowest limit of first threshold voltage distribution corresponding to a program state or not. - 特許庁

本実施形態の半導体記憶装置は、第１の方向および前記第１の方向と直交する第２の方向に配置される複数のメモリセルトランジスタを備える。例文帳に追加

The semiconductor storage device of the present embodiment comprises a plurality of memory cell transistors disposed in a first direction and a second direction orthogonal to the first direction. - 特許庁

高温オフセット現象などを発生させることなく、カプセルトナーの定着性を向上させることのできる画像形成方法および画像形成装置を提供する。例文帳に追加

To provide an image forming method and an image forming apparatus capable of improving the fixability of a capsular toner without causing a hot offset phenomenon and the like. - 特許庁

メモリとロジックとを混載した半導体装置に関し、メモリセルトランジスタ及び周辺回路トランジスタのしきい値電圧を同時に最適化しうる半導体装置及びその製造方法を提供する。例文帳に追加

To provide a semiconductor device and the manufacturing method of the same, simultaneously optimizing the threshold voltages of a memory cell transistor and a peripheral circuit transistor for the semiconductor device, mounting a memory and a logic while mixing them. - 特許庁

低温定着性、耐オフセット性、耐ブロッキング性が共に優れていて、現像ローラーや感光体へのフィルミングを抑制し、鮮明な画像を多数回にわたり安定に形成することができるカプセルトナーを提供する。例文帳に追加

To provide an encapsulated toner which is excellent in low temperature fixability, anti-offset properties and blocking resistance, suppresses filming on a developing roller and a photoreceptor, and can stably form clear images many times. - 特許庁

半導体基板１０上に、メモリセルトランジスタ、選択トランジスタ、及び周辺トランジスタを形成した後、全面にＢＰＳＧ膜２３、３９を形成する。例文帳に追加

A memory cell transistor, a selecting transistor, and a peripheral transistor are formed on a semiconductor substrate 10, and then BPSG films 23 and 39 are made all over the surface. - 特許庁

半導体記憶装置は、複数のビット線と、複数のワード線と、互いに隣接する２本の前記ビット線間に直列に接続された記憶素子およびセルトランジスタを含む複数のメモリセルとを備える。例文帳に追加

A semiconductor memory device comprises a plurality of bit lines, a plurality of word lines and a plurality of memory cells including memory elements and cell transistors which are connected in series between the two adjacent bit lines. - 特許庁

シリコン基板（１）の上に、高電圧駆動系トランジスタの第１ゲート酸化膜（５）と、メモリセルトランジスタと低電圧駆動系トランジスタの第２ゲート酸化膜（７）を形成する。例文帳に追加

A first gate oxide film (5) of a high voltage driving system transistor and a second gate oxide film (7) of a memory cell transistor and a low voltage driving system transistor are formed on a silicon substrate (1). - 特許庁

さらには、現像カートリッジ２４の前の使用時に使用された外殻と内殻とで熱特性が異なるカプセルトナーに代えて、熱特性が均一なトナーを再充填して再使用する。例文帳に追加

Furthermore, the cartridge 24 is refilled with toner having uniform heat characteristics instead of a capsule toner which was used when the cartridge 24 was used previously and whose outer shell and inner shell have different heat characteristics and the refilled cartridge is used again. - 特許庁

カプセルトナーの製造方法は、離型剤層形成トナー母粒子作製工程と、微粒子付着トナー母粒子作製工程と、樹脂被覆層形成工程とを含む。例文帳に追加

The method for manufacturing capsule toners includes: a step for manufacturing toner base particles for forming a release-agent layer; a step for manufacturing fine-particle-adhesion toner base particles; and a step for forming a resin coating layer. - 特許庁

トレンチキャパシタを有するＤＲＡＭのセルトランジスタのコンタクトプラグとストラップとの間の短絡を防止した半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device capable of preventing short circuit between a contact plug of a DRAM cell transistor having a trench capacitor and a strap, and to provide a manufacturing method thereof. - 特許庁

過消去後の同時書込み動作におけるメモリセルトランジスタ間の閾値のばらつきを補正しつつ、ベリファイ動作にかかる時間を短縮した不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a nonvolatile semiconductor storage device capable of shortening the time for verifying operation while correcting variance in thresholds between memory cell transistors in a simultaneous writing operation after excessive erasure. - 特許庁

ワード線の抵抗値の増大を抑制しつつ、メモリセルトランジスタの集積度を高めることができ、かつ、微細加工性に優れた不揮発性半導体記憶装置を提供すること。例文帳に追加

To provide a nonvolatile semiconductor memory device exhibiting excellent microfabrication properties in which degree of integration of memory cell transistors can be enhanced while preventing increase in resistance of a word line. - 特許庁

活性領域ＯＤ内には、ワード線ＷＬをゲートとするメモリセルトランジスタが設けられ、素子分離領域の上に、下部電極，強誘電体膜及び上部電極ＴＥからなる強誘電体キャパシタが設けられている。例文帳に追加

Memory cell transistors where word lines serve as gates are provided in an active region OD, and a ferroelectric capacitor composed of a lower electrode, a ferroelectric film, and an upper electrode TE is provided on an element isolating region. - 特許庁

また、ソース電位接続トランジスタを構成する拡散層の形状をメモリセルトランジスタの拡散層の形状と同一パターンにすることで、マスク作成の容易化を実現できる。例文帳に追加

Formation of a mask can be facilitated by employing an identical pattern in the diffusion layer constituting the source potential connection transistor and in the diffusion layer of a memory cell transistor. - 特許庁

メモリセルトランジスタの信頼性を維持しつつ、メモリセルアレイの面積の増大を抑制することが可能な不揮発性半導体記憶装置を提供する。例文帳に追加

To provide a non-volatile semiconductor memory device wherein enlargement of an area of a memory cell array is suppressed while reliability of a memory cell transistor is maintained. - 特許庁

定着性と保存安定性とを両立することができ、ブロッキング、フィルミングなどが発生せず、白抜け、画像かぶりなどの画像欠陥のない高画質画像を安定的に形成することができる電子写真用カプセルトナーを提供する。例文帳に追加

To provide an electrophotographic capsule toner achieving both fixability and storage stability, without causing blocking and filming, while stably forming a high quality image free from image defects such as void and image fogging. - 特許庁

シェイピング用バッファメモリを搭載することなく、要求されたトラヒックパラメータに適合するようにセルトラヒックを修正可能としたＡＴＭ多重化装置を提供する。例文帳に追加

To provide an ATM multiplexer that corrects cell traffic so as to match it with a required traffic parameter without necessitating a shaping buffer memory. - 特許庁

コア・シェル構造を有してなり、シェルがセルロース誘導体を含有し、該シェルのガラス転移温度（ＴｇＳ）がコアのガラス転移温度（ＴｇＣ）より５０℃以上高いカプセルトナーである。例文帳に追加

The capsular toner has a core/shell structure, wherein a shell contains a cellulose derivative and a glass transition temperature (TgS) of the shell is higher than a glass transition temperature (TgC) of a core by ≥50°C. - 特許庁

農薬等の化学物質を用いることなく、またセルトレイなどを用いた苗生産において、簡便な作業により植物種子の発芽率を向上せしめる方法を提供する。例文帳に追加

To provide a method that can increase the germination rate of plant seeds by simple work in raising of seedlings in cell trays or the like in no use of chemical substance, for example, agrochemicals. - 特許庁

別途の追加工程なしに窒化膜のストレスによってセルトランジスタで発生する漏れ電流を減少させてリフレッシュ特性を向上させることができる半導体素子の製造方法を提供する。例文帳に追加

To provide a method for manufacturing a semiconductor element in which refresh characteristics can be enhanced by reducing a leak current being generated in a cell transistor by the stress of a nitride film without requiring any extra process. - 特許庁

第１、第２、第３転送トランジスタの電流通路の一端は、第１、第２、第３メモリセルトランジスタの制御電極とそれぞれ接続される。例文帳に追加

One ends of the electric current passages of the first, second and third forwarding transistors are connected with control electrodes of the first, second, and third memory cell transistors respectively. - 特許庁

ＭＯＮＯＳ メモリにおいて、セルトランジスタのＯＮＯ 積層膜の第１の絶縁膜４ は、シリコン酸化膜または電荷蓄積層５ よりも酸素組成の多いシリコン酸窒化膜からなる。例文帳に追加

In an MONOS memory, a first insulation film 4 of an ONO laminate film of the cell transistor is composed of a silicon oxide film or a silicon oxide nitride film having oxygen compositions more than a charge storage layer 5. - 特許庁

セルトラヒックのバースト的な到来があった場合、各遅延品質クラスのセルに関わる多重出力待ち合わせ遅延時間を補償することができない。例文帳に追加

To solve a problem that a conventional cell multiplex controller cannot compensate a multiple output waiting delay time with respect to cells of each delay quality class when cell traffic arrives at a burst. - 特許庁

シリコン基板３上にゲート絶縁膜となるシリコン酸化膜１３、２５、２６、メモリセルトランジスタ１などのゲート電極６、７、１２ａ、１２ｂを形成する（（ａ）、（ｂ）参照）。例文帳に追加

Silicon oxide films 13, 25 and 26 as a gate insulating film and gate electrodes 6, 7 12a, and 12b such as a memory cell transistor 1 or the like are formed on a silicon substrate 3 (refer to (a) and (b).). - 特許庁

転写ローラ２７による押圧によって未硬化のマイクロカプセルトナー３５のみが破壊されて漏出した着色剤によって用紙３０の表面にカラー画像が形成される。例文帳に追加

A color image is formed on a surface of paper 30 by leaked colorants when only the not-hardened-yet micro capsule toner 35 is broken by pressure from a transfer roll 27. - 特許庁

各メモリセルトランジスタのしきい値電圧のばらつきを抑えることができ、また、トンネル絶縁膜の厚みを所望の厚みに設定することができる不揮発性半導体記憶装置およびその製造方法を提供する。例文帳に追加

To provide a non-volatile semiconductor storage device where fluctuation of threshold voltage of respective memory cell transistors can be suppressed and thickness of a tunnel insulating film can be set to desired one; and to provide the manufacturing method of the device. - 特許庁

不揮発性半導体記憶装置は、複数のセルトランジスタＣＴ11，ＣＴ12，…、選択用トランジスタＳＴ1 ，ＳＴ2 ，…、行線、列線、第１のデコーダ37及び第２のデコーダ37を備えている。例文帳に追加

The nonvolatile semiconductor memory is provided with a plurality of cell transistors CT11, CT12,..., a plurality of transistors for selection ST1, ST2,..., row lines, column lines, a first decoder 37 and a second decoder 39. - 特許庁

メモリ領域にはメモリセルトランジスタとトレンチ型キャパシタとが設けられ、ロジック回路領域にはＣＭＯＳの各トランジスタが設けられている。例文帳に追加

The semiconductor device has a memory transistor and trench-type capacitor in its memory area, and a CMOS transistor in its logic circuit area. - 特許庁

さらに、このプラグをＤＲＡＭ混載ＬＳＩのセルトランジスタとキャパシタを結ぶプラグに応用した場合、この金属層をロジックトランジスタのプラグを形成する金属材料と共通化する構成とする。例文帳に追加

When the plug is applied for connecting a cell transistor with a capacitor in a DRAM hybrid LSI, this metal layer is formed with a common metal material used for plugs of a logic transistor. - 特許庁

強誘電体メモリ３０では、左右のメモリセルトランジスタのソース／ドレイン領域２の一部を露出するようにビア（プラグ電極）Ｖ１が設けられている。例文帳に追加

A via (plug electrode) V1 is provided in a ferroelectric memory 30 in a manner that a part of a source/drain area 2 of memory cell transistors on right and left sides may be exposed. - 特許庁

選択ゲートトランジスタ１４ｂは、第２のゲート電極を有し、この第２のゲート電極がメモリセルトランジスタに隣接し且つ一部が第２の領域の単結晶シリコン層上に位置するよう設けられている。例文帳に追加

A selection gate transistor 14b has a second gate electrode, which is provided adjacently to the memory cell transistor and partially disposed on the single-crystal silicon layer in the second region. - 特許庁

セルトランジスタのオフ時におけるリーク電流を抑制できるとともに、製造工程を簡略化できる半導体装置およびその製造方法を提供する。例文帳に追加

To provide a semiconductor device for suppressing leak currents when a central transistor is turned off, and for simplifying the manufacturing process and to provide a method for manufacturing the semiconductor device. - 特許庁

半導体基板に、直列接続された複数のメモリセルトランジスタと、選択トランジスタを備えるＮＡＮＤ型不揮発性半導体メモリ装置である。例文帳に追加

The NAND-type nonvolatile semiconductor memory device includes, on a semiconductor substrate, a plurality of memory cell transistors connected to each other in series and a select transistor. - 特許庁