「セルト」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

本発明の育苗容器用浮力体１は、浮揚材によって、育苗資材８を充填したセルトレー２の少なくとも下側が水Ｗに浸かるようにして該セルトレー２を略水平な状態で水Ｗに浮かべるように構成されている。例文帳に追加

The float 1 for the raising seedling vessel floats a cell tray 2 filled with a raising seedling material 8 on water W with a floating material in a nearly horizontal state while immersing at least the lower side of the tray 2 in the water W. - 特許庁

そして、記憶データに依存して電荷を注入するプログラム動作時において、コア側のセルトランジスタには第１のドレイン電圧が印加され、レファレンス側のセルトランジスタには、第１のドレイン電圧よりも低い第２のドレイン電圧が印加される。例文帳に追加

In the program operation of injecting electric charges depending on the stored data, the core-side cell transistor is impressed with first drain voltage and the reference-side cell transistors are impressed with second a drain voltage lower than the first drain voltage. - 特許庁

前記セルトランジスタの他端は、前記第１仮想接地ライン、前記第２仮想接地ライン、及び前記接地ラインのうちのいずれか一つに選択的に接続またはフローティングされ、前記セルトランジスタのゲートは、前記ワードラインに接続される。例文帳に追加

The other end of the cell transistor is connected or made selectively floating to any of the first associative ground line, the second associative ground line, and the ground line, and a gate of the cell transistor is connected to the word lines. - 特許庁

トナー母粒子の表面に、離型剤微粒子および樹脂微粒子で構成される樹脂被覆層を形成させることにより、耐ブロッキング性を損なうことなく、耐オフセット性に優れたカプセルトナー、二成分現像剤、およびカプセルトナーの製造方法を提供する。例文帳に追加

To provide a capsule toner, a two-component developer, and a method for producing the capsule toner, in which a resin coating layer composed of fine release-agent particles and resin fine particles is formed on the surfaces of toner base particles, and thus excellent offset resistance is provided without impairing blocking resistance. - 特許庁

トナー母粒子の表面に離型剤層を有し，さらに離型剤層の外側に樹脂被覆層を有し、耐ブロッキング性にすぐれ、高温オフセットの発生が抑制された、定着可能温度域の広いカプセルトナーの製造方法、カプセルトナーおよび現像剤を提供する。例文帳に追加

To provide a method for manufacturing a capsule toner having a release agent layer on the surface of a toner base particle and further having a resin coating layer outside the release agent layer, having excellent blocking resistance, suppressing occurrence of high temperature offset and having a wide fixable temperature range, and to provide a capsule toner and a developer. - 特許庁

不揮発性半導体記憶装置は、センスアンプと、センスアンプに接続されたビット線と、ビット線に並列に接続されたメモリセルトランジスタ及びダミーセルトランジスタと、電流ノードにテスト電流を供給する電流生成回路と、を備える。例文帳に追加

The nonvolatile semiconductor memory device includes: a sense amplifier; bit lines connected to a sense amplifier; a memory cell transistor and a dummy cell transistor connected in parallel to the bit lines; and a current generating circuit for supplying a test current to a current node. - 特許庁

不揮発性半導体記憶装置１０は、メモリセルトランジスタが配置される第１の領域と、メモリセルトランジスタに電気的に接続されたワード線を引き出す電極２１が配置される第２の領域と、周辺トランジスタが配置される第３の領域とを有する。例文帳に追加

A nonvolatile semiconductor memory device 10 includes a first region in which a memory cell transistor is disposed, a second region in which an electrode 21 for extracting a word line electrically connected to the memory cell transistor is disposed, and a third region in which peripheral transistors are disposed. - 特許庁

もし、そのメモリセルトランジスタがコンダクティングセルの場合には、対応するビット線ＢＬ０〜ＢＬｍの電荷をディスチャージさせた後、直ちに、ワード線ＷＬｒ＿ｉによって選択されるメモリセルトランジスタの、リード動作およびヴェリファイ動作を開始する。例文帳に追加

If the memory cell transistor is a conducting cell, after electric charges of corresponding bit lines BL0 to BLm are discharged, immediately, read operation and verify operation of a memory cell transistor selected by the word line WLr_i are started. - 特許庁

上記メモリセルアレイ中のメモリセルは、フローティングゲートに電荷を蓄積してデータを記憶するフローティングゲート型のセルトランジスタＣＴと、ドレインが上記セルトランジスタのソースに接続され、ソースがソース線ＳＬに接続された選択ゲートトランジスタとを有する。例文帳に追加

A memory cell in the memory cell array is provided with a floating gate type cell transistor CT for storing charges in a floating gate to store data, and a selection gate transistor having a drain connected to the source of the cell transistor and a source connected to a source line SL. - 特許庁

フローティングゲートＦＧ上に層間絶縁膜８を介してコントロールゲートＣＧを積み重ねたｎチャネル型セルトランジスタにおいて、このセルトランジスタを埋め込みチャネル型とし、さらに上記フローティングゲートＦＧをｐ型の多結晶シリコン膜９で構成するものである。例文帳に追加

In an n-channel cell transistor where a control gate CG is stacked on a floating gate FG through an interlayer insulation film 8, the cell transistor is buried channel type and the floating gate FG is composed of a p-type polysilicon film 9. - 特許庁

ワード線がゲートに接続されたセルトランジスタと、セルトランジスタのソースとドレインとの間に一端と他端の電極がそれぞれ接続された強誘電体キャパシタとを有するメモリセルを備え、このメモリセルが複数個直列に接続されたメモリセルブロックを有する。例文帳に追加

The integrated circuit apparatus is provided with a memory cell having a cell transistor in which a word line is connected to a gate, and a ferroelectric capacitor in which electrodes of one end and the other end are connected respectively between a source and a drain of the cell transistor, and the memory cell has a memory cell block in which a plurality of memory cells are connected in series. - 特許庁

脱着自在のピンアレー３を配置したベースフレーム１に接続せれた操作レバー４の動作を、垂直伸縮部４ａを介してセルトレー支持部２が垂直に上下し、セルトレー５も一緒に上下動する。例文帳に追加

In this cell seedling transplantation-assisting tool, an operating lever 4 connected with a base frame 1 arranged with a freely demountable pin array 3 is moved, and this movement is, transferred to a cell tray-support part 2 to be moved up and down through a vertical elongating and contracting part 4a, and the cell tray 5 is also moved together. - 特許庁

複数の配線（ＢＬ）それぞれに接続された不揮発性メモリセルトランジスタ（ＭＣ）を含むメモリセル（ＮＡＮＤ ｃｅｌｌ）と、ロウ方向（ＲＯＷ）に沿って並ぶセルトランジスタのゲート電極を各々接続するワード線（ＷＬ）と、複数の配線それぞれに接続された駆動回路（２）とを具備する。例文帳に追加

This device is provided with a memory cell (NAND cell) including a nonvolatile memory cell transistor (MC) connected to each of a plurality of wirings (BL), a wordline (WL) for connecting the gate electrodes of cell transistors arrayed along a row direction (ROW), and a driving circuit 2 connected to each of the plurality of wirings. - 特許庁

メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。例文帳に追加

On a semiconductor substrate 100, where a memory cell transistor and impurity diffusion layer 111 are formed, a first interlayer insulating film 112, having a first plug 113 connected with the memory cell transistor and a second plug 114 connected with the impurity diffusion layer 111, is formed. - 特許庁

短チャネル効果が顕著に現れるような設計寸法であったとしてもセルトランジスタのオフ電流を抑制することができ、さらにセルトランジスタのキャパシタ側拡散層の接合部におけるリーク電流を抑制できるようにする。例文帳に追加

To suppress an off-current in a cell transistor even if the transistor has a designed size that allows a significant short channel effect to occur, and to suppress a leak current from a joint on the capacitor side diffusion layer of the cell transistor. - 特許庁

メモリセル１は、単層ポリシリコン構造を有する不揮発性のメモリセルであり、ワード線ＳＷＬに接続された選択トランジスタＴ１と、該選択トランジスタＴ１に直列に接続されたセルトランジスタＴ２と、該セルトランジスタＴ２のゲートに接続されたキャパシタＣ１とを備える。例文帳に追加

A memory cell 1 is a nonvolatile memory cell having a single-layer polysilicon structure, and is provided with a selection transistor T1 connected to a word line SWL, a cell transistor T2 connected to the selection transistor T1 in series, and a capacitor C1 connected to a gate of the cell transistor T2. - 特許庁

データの書き込み、読みだし時に選択されたメモリセルトランジスタに隣接する非選択のメモリセルトランジスタに誤って書き込みまたは読みだしが行われないように構成した半導体記憶装置を提供することを目的とする。例文帳に追加

To provide a semiconductor storage device constituted so that data are neither written to nor read out of unselected memory cell transistors adjacent to a memory cell transistor, which is selected by mistake when the data are written or read. - 特許庁

不揮発性メモリにおいて，ビット線に印加されるプログラム電圧発生回路(10)とプログラム対象の選択セルトランジスタとの距離に応じて，当該選択セルトランジスタのソース電位を変更するよう制御することを特徴とする。例文帳に追加

This nonvolatile memory is characterized in that a source potential of the selection cell transistor is controlled so as to be varied in accordance with distance between a circuit (10) generating program voltage applied to bit lines and a selection cell transistor to be programmed. - 特許庁

メモリセルトランジスタ１０への書き込み動作において、ビット線１２の寄生容量１３で形成された容量のみを利用して、その容量に充填された電荷を、フローティングゲートに注入することにより、メモリセルトランジスタ１０への書き込みを実行する。例文帳に追加

In write operation for a memory cell transistor 10, write for the memory cell transistor 10 is performed by utilizing only capacity formed in a parasitic capacity 13 of the bit lines 12 and injecting electric charges filled in the capacity to a floating gate. - 特許庁

誘電定数が大きく且つ化学量論的に安定した（Ｔａ_２Ｏ_５）_１-ｘ−（Ａｌ_２Ｏ_３）_ｘ膜をフラッシュメモリのセルトランジスタに適用してセルトランジスタの電気的特性及び信頼性を向上させ、次世代フラッシュメモリを実現すること。例文帳に追加

To provide a flash memory for the next generation by applying the (Ta_2O_5)_1-x-(Al_2O_3)_x film which has a large dielectric constant and is stable from the viewpoint of stoichiometry to a cell transistor of flash memory and thereby improves electrical characteristic and reliability of the cell transistor. - 特許庁

半導体記憶装置７０には、半導体基板１の第１主面（表面）にメモリセルトランジスタのソース或いはドレインとなるＮ^＋層６が設けられ、メモリセルトランジスタのゲートとＮ^＋層６が交互に複数配置形成される。例文帳に追加

In this semiconductor memory device 70, an N^+ layer 6 to be a source or a drain of a memory cell transistor is provided, and a plurality of gates of memory cell transistors and N+ layers 6 are alternately arranged and formed on a first principal plane (front surface) of a semiconductor substrate 1. - 特許庁

参照セルは、ゲートが参照ワード線に接続された参照セルトランジスタと、一端が参照読み出しワード線に接続され他端が参照セルトランジスタを介してビット線ＢＬ２に接続された第２磁気抵抗素子とを有する。例文帳に追加

The reference cell has a reference cell transistor of which the gate is connected to a reference word line, and a second magnetoresistance element, of which one end is connected to a reference read-out word line and the other end is connected to the bit line BL2 via the reference cell transistor. - 特許庁

このフラッシュメモリでは、電源電圧が投入される毎に所定回数Ｎｍａｘだけアドレスを順次指定し、各アドレスのメモリセルトランジスタＭＣのリテンションチェックを行ない、しきい値電圧が低下しているメモリセルトランジスタＭＣの再プログラムを行なう。例文帳に追加

In this flash memory, an address is sequentially designated by a predetermined number of times Nmax at every supply of a power supply voltage, the retention checking of the memory cell transistor MC of each address is carried out, and a memory cell transistor MC where a threshold voltage is reduced is reprogrammed. - 特許庁

長期間に渡って画像形成装置内で使用してもシェル層を形成する微小固体粒子がトナー粒子表面から脱離しにくく、感光体ドラムのフィルミングの発生を抑制できるカプセルトナーおよびカプセルトナーの製造方法を提供する。例文帳に追加

To provide a capsule toner in which fine solid particles constituting a shell layer are less likely to become detached from the surfaces of toner particles in spite of a long-term use within an image forming apparatus and which is capable of preventing the occurrence of filming on a photoreceptor drum, and also provide a method of manufacturing the capsule toner. - 特許庁

メモリセルトランジスタと不純物拡散層１１１とが形成された半導体基板１００の上に、メモリセルトランジスタと接続する第１のプラグ１１３及び不純物拡散層１１１と接続する第２のプラグ１１４を有する第１の層間絶縁膜１１２を形成する。例文帳に追加

On a semiconductor substrate 100 where a memory cell transistor and an impurity diffusion layer 111 are formed, a first inter-layer insulation film 112 provided with a first plug 113 connected to the memory cell transistor and a second plug 114 connected to the impurity diffusion layer 111 is formed. - 特許庁

本発明のフラッシュメモリ装置は、ストリング選択トランジスタ、接地選択トランジスタ、および前記選択トランジスタの間に直列連結されたメモリセルトランジスタを有する少なくとも一つのストリングと、前記メモリセルトランジスタは対応するワードラインに各々連結され、前記ストリングに連結されたビットラインを含む。例文帳に追加

The flash memory device includes: a string having at least a string selection transistor, a ground selection transistor and memory cell transistors connected in series between the transistors, the memory cell transistors being connected to a corresponding word line respectively; and bit lines connected to the string. - 特許庁

半導体メモリは、センスアンプイネーブル信号の活性化に応答して動作し、リアルセルトランジスタに流れるセル電流により変化するビット線の電圧に応じて、メモリセルに保持されている論理を判定するセンスアンプと、第１ノードと接地線の間に直列に接続されたレプリカセルトランジスタと、タイミング生成部とを有している。例文帳に追加

A semiconductor memory includes: a sense amplifier that operates in response to the activation of a sense amplifier enable signal and determines a logic stored in a memory cell depending on a voltage of a bit line which is changed according to a cell current flowing through a real cell transistor; a replica cell transistor connected in series between a first node and a ground line; and a timing generation unit. - 特許庁

書き込み消去時に、初回にメモリセルトランジスタに印加するパルス１の電圧値Ａ１は、２回目にメモリセルトランジスタに印加されるパルス２の電圧値Ｂ１、３回目に印加するパルス３の電圧値Ｃ１より大きく、かつ、最終的に印加する最大の電圧値Ｄ１以下の電圧値に設定する。例文帳に追加

At write-in erasure, a voltage value A1 of a pulse 1 applied initially to a memory cell transistor is set to a voltage value being larger than a voltage value B1 of a pulse 2 applied to a memory transistor in a second time and a voltage value C1 of a pulse 3 applied in a third time and being the maximum voltage value D1 applied finally or less. - 特許庁

メモリセルアレイは、行方向に隣接したメモリセルトランジスタの浮遊ゲート電極（３，８）の間に挿入された素子分離絶縁膜７と、列方向に隣接したメモリセルトランジスタの浮遊ゲート電極（３，８）の間に挿入され、３．９より小さい比誘電率を有する列方向セル分離絶縁膜とを備える。例文帳に追加

The memory cell array is provided with an element separation insulation film 7 inserted between the floating gate electrodes (3 and 8) of the memory cell transistors adjacent in a row direction, and a columnar direction cell separation insulation film inserted between the floating gate electrodes (3 and 8) of the memory cell transistors adjacent in the columnar direction and having a specific inductive capacity smaller than 3.9. - 特許庁

セルトランジスタ形成ステップは、ゲート電極８を形成するためのゲート電極形成ステップと、ソース配線用層をセルトランジスタ部と周辺トランジスタ部に形成するためのソース配線用層形成ステップと、ソース配線用層をパターニングしてソース配線１２をソース拡散層１０に接続するためのソース配線形成ステップとを備える。例文帳に追加

The cell transistor formation step is provided with a gate electrode formation step for forming a gate electrode 8, a source wiring layer formation step for forming the source wiring layer at a cell transistor part, and a peripheral transistor part and a source wiring formation step for patterning the source wiring layer and connecting the source wiring 12 to a source diffused layer 10. - 特許庁

低温加熱定着、或いは複写の高速化実現のための圧力定着方式並びに加熱ローラー定着方式に充分対応可能であり、しかも従来のマイクロカプセルトナーの問題点を解決し、さらに保存安定性、オフセット現象防止に優れ、高濃度の色相を呈することを可能にするような、粒径分布が均一なマイクロカプセルトナーの製造方法を提供することである。例文帳に追加

To provide a method for manufacturing a microencapsulated toner which is adaptable to a pressure fixing system and a heating roller fixing system for achieving low-temperature heat fixing or speeding up of copying, solves the problems of conventional microencapsulated toners, has excellent storage stability and anti-offset property, and has such a uniform particle size distribution that the toner can exhibit a high density hue. - 特許庁

レジスト膜８を除去した後、全面に第２のレジスト膜１３を堆積し、メモリセルトランジスタ領域Ａのチャネル領域に対応させて第２のレジスト膜１３をパターニングし、第２のレジスト膜１３にメモリセルトランジスタ領域Ａのチャネル領域に対応するホール１３ａを形成し、第２のレジスト膜１３を熱及び紫外線により硬化させる。例文帳に追加

After a resist film 8 is removed, the second resist film 13 is deposited over the entire surface and is patterned, in correspondence with the channel region of a memory cell transistor regions A to form holes 13a corresponding to the channel regions of the memory cell transistor region A in the second resist film 13, and then the second resist film 13 is cured with heat and ultraviolet rays. - 特許庁

書込制御回路１０４は、第１の書き込みサイクルでは、メモリセルトランジスタ１０６が読出電圧Ｖr −ΔＶr でオフするようになるまで、書込電圧Ｖw での書込動作を繰り返し、さらに、第２の書込サイクルでは、メモリセルトランジスタ１０６が読出電圧Ｖr でオフするようになるまで、書込電圧Ｖw −ΔＶw での書込動作を繰り返す。例文帳に追加

A write control circuit 104 repeats write operation with write voltage Vw until a memory cell transistor 106 is turned off by readout voltage Vr-ΔVr in a first write cycle, further, the circuit 104 repeats write operation with write voltage Vw-ΔVw until the memory cell transistor 106 is turned off by readout voltage Vr in a second write cycle. - 特許庁

離型剤のブリードアウトが防止されかつ凝集のない、トナー母粒子の表面に離型剤層および樹脂被覆層が順次形成されたカプセルトナーを、優れた生産性で製造し得るカプセルトナーの製造方法、それにより得られたトナーおよびそれとキャリアを含む二成分現像剤を提供することを課題とする。例文帳に追加

To provide a production method of a capsule toner, by which a capsule toner having a release agent layer and a resin coating layer successively formed on the surface of a toner base particle in which bleed out of the release agent is prevented and aggregation does not occur, can be produced with superior productivity, and to provide a toner obtained by the method, and a two-component developer containing the toner and a carrier. - 特許庁

プリチャージ電位を接地電位ＶＳＳとするビット線ＢＬｎに対応するメモリセルトランジスタと同ビット線との接続の有無が、プリチャージ電位を電源電位ＶＤＤとするビット線ＢＬｍに対応するメモリセルトランジスタと同ビット線との接続の有無とは逆の関係で同一のデータを記憶できる。例文帳に追加

The presence of connection of memory cell transistors corresponding to bit lines BLn of which the pre-charge potential is the ground potential VSS and the bit lines is in an inverse relation to the presence of connection of memory cell transistors corresponding to bit lines BLm of which the pre-charge potential is the power source potential VDD and the bit lines, and the same data can be stored. - 特許庁

この照射超音波により選択位置のカプセルトナーＴｅが発色し且つ帯電量が低下又は帯電極性が反転したカプセルトナーＴｅ´になって中間転写ローラ７１に転写され、更に本転写ローラ７５からの転写電圧で搬送ベルト７４上の用紙８１に転写される。例文帳に追加

In the image forming apparatus, the capsulated toner Te in selected positions develops colors upon irradiation with ultrasonic waves and is converted to a capsulated toner Te' having a reduced charge amount or reversed charge polarity, and the toner Te' is transferred onto an intermediate transfer roller 71 and further transferred onto paper 81 on a conveyor belt 74 by transfer voltage from a transfer roller 75. - 特許庁

半導体記憶装置は、半導体基板と、半導体基板の上部に配置された素子領域と、隣接する素子領域の間に配置された素子分離領域と、素子領域に配置された、電気的に書き換え可能な１つ以上のメモリセルトランジスタと、素子領域に配置された、メモリセルトランジスタを挟み込む２つの選択トランジスタとを具備する。例文帳に追加

The semiconductor memory is provided with a semiconductor substrate, an element region arranged on an upper part of the semiconductor substrate, an element isolation region arranged between the adjacent element regions, one or more electrically rewritable memory cell transistors arranged in the element region, and two selective transistors holding the memory cell transistor there between arranged in the element region. - 特許庁

第１、第２選択トランジスタと、前記第１、第２選択トランジスタ間に直列接続された複数の第１メモリセルトランジスタとを含む第１不揮発性半導体メモリと、直列接続された第３選択トランジスタ及び第２メモリセルトランジスタを含む第２不揮発性半導体メモリとを備える。例文帳に追加

This semiconductor device is provided with a first selective transistor, a second selective transistor, a first nonvolatile semiconductor memory including a number of first memory cell transistors connected in series between the first and second selective transistors and a second nonvolatile semiconductor memory including a third selective transistor and second memory cell transistor connected in series. - 特許庁

第１のメモリセルＣ Ｔ１は第１の選択トランジスタＳ Ｔ１に接続され、ドレインが並列に接続され、ソースが共通に接続されたセルトランジスタを有し、第２のメモリセルＣ Ｔ２は第２の選択トランジスタＳ Ｔ２に接続され、ドレインが並列に接続され、ソースが共通に接続されたセルトランジスタを有する。例文帳に追加

The first memory cell C-T1 connecting to the first selective transistor S-T1 has a central transistor parallel connecting to drains and commonly connecting to sources while the second memory cell C-T2 connecting to the second selective transistor S-T2 has another central transistor also parallel connecting to drains and commonly connecting to sources. - 特許庁

低温加熱定着、或いは複写の高速化を可能にする圧力定着方式並びに加熱ローラー定着方式に充分対応可能であり、しかも従来のマイクロカプセルトナーの問題点を解決し、さらに保存安定性、オフセット現象防止に優れた、しかも高い濃度の色相を呈することを可能にする粒径分布が均一なマイクロカプセルトナーの製造方法を提供することである。例文帳に追加

To provide a process for producing a microcapsule toner which is satisfactorily adaptive to not only low-temperature thermal fixing but also pressure fixing and hot roller fixing systems capable of realizing high-speed copying, can solve problems of conventional microcapsule toners, excels in storage stability and offset phenomenon prevention, and can realize uniform particle size distribution which realizes hue of high density. - 特許庁

セロトニン再取り込み阻害剤は、フルオキセチン、デュロキセチン、ベンラファキシン、ミルナシプラン、シタロプラム、フルボキサミン、パロキセチン、セルトラリン及びエスシタロプラムを含む。例文帳に追加

The serotonin reuptake inhibitor contains fluoxetine, duloxetine, venlafaxine, milnacipran, citaloplam, fluvoxamine, paroxetine, sertraline and escitalopram. - 特許庁

特に、ＳＳＲＩはフルオキセチン、フルボキサミン、シタロプラム、セリクラミン、フェモキセチン、セルトラリン、パロキセチン、イフォキセチン、シアノドチエピンおよびリトキセチンから選択される。例文帳に追加

Particularly, the SSRI is selected from fluoxetine, fluvoxamine, citalopram, cericlamine, femoxetine, sertraline, paroxetine, ifoxetine, cyanodothiepin and litoxetine. - 特許庁

トナー容器１４ｃ内には、回転可能なトナー供給ローラ１４ｄ、及び板ばね状のトナー層厚規制部材１４ｅが設けられ、重合法カプセルトナーが充填されている。例文帳に追加

A rotary toner supply roller 14d and a leaf spring type toner layer thickness control member 14e are arranged in a toner container 14c, and polymerization capsule toner is packed in the toner container 14c. - 特許庁

カプセルトナーＴは大径マイクロカプセル４６、保護層７１、発色カプセル７２及びマゼンタ、シアン、イエロー、ブラックの小径マイクロカプセル４７を複数個内包する。例文帳に追加

The microencapsulated toner T comprises a large radius microcapsule 46, a protective layer 71, a color forming capsule 72, and a plurality of magenta, cyan, yellow and black small radius microcapsules 47. - 特許庁

形成されたトナー像に、赤外線照射手段１４によって少なくとも赤外線を照射して、トナー像を形成するカプセルトナー２４の少なくともシェル部分を溶融させる。例文帳に追加

At least infrared radiation is illuminated on the formed toner image by an infrared illuminating means 14 to melt at least the shell part of the capsular toner 24 forming the toner image. - 特許庁