「セルバッファ」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

セルバッファに書き込まれたデータは、所定のタイミングで読み出されてバッファ入出力部に送られ、１６／８パラレル変換部３６においてビット幅が１／２倍される。例文帳に追加

The data written in the cell buffer are read in prescribed timing and fed to the buffer input output section 32 and a 16/8 parallel conversion section 36 reduces the bit width to a half. - 特許庁

セルバッファにパケットを構成する最後尾のセルがありかつ仮想キュー長が０以下のコネクションの中からセルを送出するコネクションを選択する。例文帳に追加

A cell identification part 1 identifies the virtual queue identify(VCI) of an arrived cell and the last cell constituting a packet. - 特許庁

セルバッファ回路４が選択された出力キューにセル廃棄判定回路３からのセルを格納し、各出力リンクの帯域に応じて順次セルを送出する。例文帳に追加

A cell buffer circuit 4 stores cells from the cell discard discrimination circuit 3 to an output queue selected by a cell buffer circuit 4 and sequentially transmits cells corresponding to the band of each output link. - 特許庁

複数のセルバッファからセルを出力するための要求が同時に発生しても、各コネクションにおけるセル遅延揺らぎを大きくせず、また、帯域保証ができなくなる事態を回避する。例文帳に追加

To avoid cell delay fluctuation in each connection from being increased and an event of disabled band warrant from being caused even on the simultaneous occurrence of requests to output cells from a plurality of cell buffers. - 特許庁

プログラムベリファイ時に、制御回路３は、プログラムすべきメモリセルのオフセットｎ以下の隣接セルがすべて消去状態である場合にはフェイル値を、それ以外の場合はパス値を、隣接セルバッファ５に書き込む。例文帳に追加

During program verification, a control circuit 3 writes a fail value when all adjacent cells equal to or less than the offset n of a memory cell to be programmed are in elimination status, and a path value in other cases in an adjacent cell buffer 5. - 特許庁

異常発生の原因を解析する際には、前記セルバッファ１４に貯えたデータを読み出して入力信号を再現するすることで、容易に異常発生時の処理動作を解析可能な集線多重化装置が実現できる。例文帳に追加

When the cause of abnormality is analyzed, an input signal is reproduced by reading out data stored in the cell buffer 14 thus realizing a concentrator/multiplexer in which the processing operation can be analyzed easily on the occurrence of abnormality. - 特許庁

パケット信号長が長い場合においても、ATM セルバッファが少ない低コストなATMSW を使用でき、かつ信号処理プロセッサの性能を抑止しないパケット交換方法及びパケット交換システムを実現することにある。例文帳に追加

To provide a packet exchange method and a packet exchange system in which a low cost ATMSW having a little cell buffers can be used and the performance of a signal processor is not suppressed even when a packet signal length is long. - 特許庁

装置内パケット制御装置４は入力されたパケットに装置内セルヘッダ情報を付加して装置内の形式（装置内セル）に変換し、入力側装置内セルバッファ５へ送出する。例文帳に追加

An in-router packet controller 4 adds in-router header information to the received packet to convert the form of the packet into an in-router form (in-router cell) and transmits the converted packet to a cell buffer 5 in an input device. - 特許庁

各ショートパケット毎に、実際の遅延時間を考慮しつつＡＴＭセルバッファリング手段５における許容待ち時間を求め、その中で最小のものをＡＴＭセルの遅延超過判定のためのしきい値とする。例文帳に追加

A permissible wait time in an ATM cell buffering means 5 is obtained by taking an actual delay time into account for each short packet and a minimum permissible wait time is used for a threshold to discriminate an excessive delay of each ATM cell. - 特許庁

セルバッファ６に送出セルが格納されると、ヘッダ識別部１はセル接続カウンタの送出す送出信号がイネーブルであることを確認し、送出時刻計算部２に送信ＲＥＡＤＹを送出する。例文帳に追加

When a sent cell is stored in a cell buffer 6, a header identification part 1 confirms that a sent signal sent by a cell connection counter is enabled and sends READY to send to a transmission time calculation part 2. - 特許庁

バッファ制御部１４は、共通セルバッファ１２を制御すると共に、セル送信部２１〜２ｎから出力されるセルのヘッダ情報をＡＴＭヘッダ通知信号１０１によりＣＰＵ１６に伝える。例文帳に追加

A buffer control part 14 controls the common cell buffer 12 and transmits header information of the cells outputted from the cell transmitting parts 21 to 2n to a CPU 16 by an ATM header notification signal 101. - 特許庁

キュー長管理部１１０２−１〜１１０２−ｎ、輻輳判定部１１０３−１〜１１０３−ｎ、およびセル廃棄部１１０４−１〜１１０４−ｎは、それぞれのセルバッファの輻輳制御を行う。例文帳に追加

Queue length management part 1102-1 to 1102-n, congestion decision parts 1103-1 to 1103-n, and cell discarding parts 1104-1 to 1104-n perform congestion control over the cell buffers. - 特許庁

“１”の場合は、先頭セルがセルバッファの中にあるかどうかを判定し（Ｓ１２）、中にある場合は（Ｓ１２がＹＥＳ）、ＥＰＤ処理を行なう（Ｓ１７）。例文帳に追加

When the cell abort flag is set to '1', whether or not a head cell is stored in a cell buffer is discriminated (S12), and when the head cell is stored in the cell buffer(YES in S12), EPD processing is conducted (S17). - 特許庁

また、画像送信装置２−２，２−３に、セル受信部２５とセルバッファ２６とを備え、上流側画像送信装置から送られたＡＴＭセルを、自装置が生成したＡＴＭセルと共に下流側の画像送信装置に送る。例文帳に追加

Furthermore, each of the image transmitters 2-2, 2-3 is provided with a cell reception section and a cell buffer and transmits the ATM cell sent from an upper-steam image transmitter to a downstream image transmitter with the ATM cell generated by its own transmitter. - 特許庁

所定の間隔よりも短い間隔でセルを受信した場合、セル間隔制御部２２３は、当該のセルをセルバッファ２３３に保持しするように指示し、代わりにアイドルセル生成部２３４からアイドルセルを送出させる。例文帳に追加

When a cell is received in a short interval than a predetermined interval, a cell interval control part 223 instructs that the cell is held in a cell buffer 233, and an idle cell is alternatively sent from an idle cell creation part 234. - 特許庁

ＥＰＤ決定回路はパケット廃棄閾値信号、長パケット選択信号、バッファ占有量信号からセル廃棄信号を生成し、セルバッファに入力する。例文帳に追加

The EPD decision circuit 105 generates a cell abort signal 9 from a packet abort threshold signal 7, a long packet selection signal 6 and a buffer occupancy signal 8 and gives the signal 9 to the cell buffer 106. - 特許庁

読出し制御部３０３は、セルが伝送路インタフェース部２０６でバッファ内許容遅延超過による廃棄を受けない読み出し間隔でセルバッファ３０２から読み出して伝送路インタフェース部２０６へ出力する。例文帳に追加

A read control section 303 reads the cells from the cell buffer 302 at a read interval at which the cells are not aborted by the transmission channel interface section 206 due to excess of the permissible delay in the buffer and outputs the read cells to the transmission channel interface section 206. - 特許庁

各サービスクラス制御部6-1 〜6-n のサービスクラスフェアネス多重部2-1 〜2-n は、自サービスクラス制御部内のATM セルバッファ1-11〜1-mnに保持されているセルを、フェアネスを保証して出力する。例文帳に追加

Service class fairness multiplexing sections 2-1 to 2-n at respective service class control sections 6-1 to 6-n output cells held in the ATM cell buffers 1-11 to 1-mn in their service class control sections while guaranteeing the fairness. - 特許庁

そのため、異なる種類のパケットが任意のタイミングで多重化された入力セルｓ１に対しても適切にセル廃棄処理を行うことができ、セルバッファ１をパケットごとに設ける必要がないため回路規模を縮小することができる。例文帳に追加

Therefore, cell discarding processing can be appropriately executed even on the input cell s1, on which different kinds of packets are multiplexed in the arbitrary timing, and it is not necessary to provide the cell buffer 1 for each packet so that circuit scale can be reduced. - 特許庁

バーチャルキュー長が０より大きい、あるいは、セルバッファにパケットを構成する最後尾のセルがあり、かつバーチャルキュー長にパケットベースキュー長を加算した値が０より大きいコネクションの中からあるコネクションのバーチャルキュー長を１だけ減算する。例文帳に追加

The arrived cell are stored at every connection in plural cell buffers 61 to 6n and a transmission connection decision part 3 estimates the virtual queue lengths of the cell buffers 61 to 6n when the plural cell buffers 61 to 6n are assumed to execute prescribed transmission. - 特許庁

圧縮ＡＴＭセル生成部１２０は、受信したＡＴＭセルのヘッダ部に従って、当該ＡＴＭセルのペイロード部の複数の送信先装置に対応する複数の送信先ヘッダ部＃１〜＃Ｎを取得し、取得した送信先ヘッダ部＃１〜＃Ｎを当該ペイロード部とともに圧縮セルバッファに書き込む。例文帳に追加

A compression ATM cell generating unit 120 acquires a plurality of destination header parts #1 to #N corresponding to a plurality of destination devices of the payload of the ATM cell according to the header of the received ATM cell, and writes the acquired destination header parts #1 to #N in a compression cell buffer together with the payload. - 特許庁

シェイピング実施判定部３０１は、伝送路インタフェース部２０６の前段でセルのチャネル種別を参照してシェイピング実施／未実施の判定を行い、シェイピング実施と判断するとセルバッファ３０２に当該セルを書き込む。例文帳に追加

A shaping execution decision section 301 references a channel type for a cell at a pre-stage of a transmission channel interface section 206 to decide execution/non-execution of shaping and writes the cell to a cell buffer 302 when deciding the execution of shaping. - 特許庁

制御カードは、接続されている全てのチャネルカード＃０，＃１，＃２，＃３，…から各々の送信セルバッファ監視情報を調停部にて受信し、全チャネルカードの状況を把握し、早急な引き取りが必要であるチャネルカードからセルを引き取るよう動作する。例文帳に追加

An arbitration section of the control card receives each transmission cell buffer monitor information from all connected channel cards #0, #1, #2, #3, and soon to grasp the state of all the channel cards and extracts cells from a channel card which require urgent extraction. - 特許庁

ＰＨＹレイヤが障害から復旧するときに、ＡＴＭレイヤ内の滞留しているＡＴＭセルを排出させ、ＰＨＹレイヤがこのとき受け取ったセルを廃棄し、復旧後ＰＨＹレイヤを速やかに立ち上げることができるＡＴＭセルバッファの回路を提供する。例文帳に追加

To provide a circuit for ATM cell buffer by which ATM cells retained in an ATM layer are discharged when recovering a PHY layer from a fault, cells received by the PHY layer at this time are discarded and the PHY layer can be speedily started after recovery. - 特許庁

半導体集積回路のレイアウト設計方法は、レイアウトデータにおける第１の論理セルと第２の論理セルの間の対象配線が配置される領域に、ダミーセル（電源間容量セル、バッファセル）を配置するダミーセル配置ステップ（Ｓ２）を含む。例文帳に追加

The layout design method for a semiconductor integrated circuit includes a dummy cell arrangement step (S2) of arranging a dummy cell (an inter-power-source capacity cell and a buffer cell) in a region where object wiring between a first logic cell and a second logic cell of layout data is arranged. - 特許庁

ＡＴＭセル多重部１３は上記で決めた送出割合にしたがって、第１番目〜第ｎ番目ＡＴＭセル送出要求信号１１７−１〜１１７−ｎを第１番目〜第ｎ番目ＡＴＭセルバッファ１２−１〜１２−ｎへそれぞれ送出する。例文帳に追加

The ATM cell multiplexer section 13 transmits the first to n-th ATM cell transmission request signals 117-1 to 117-n to first and n-th ATM cell buffers 12-1 to 12-n respectively. - 特許庁

出力制御部６は出力動作制御パラメータ情報登録部１１の登録内容を基に出力セルバッファ部５及びルーティング制御部８からのＡＴＭセルの出力動作を制御し、ＡＴＭセル出力部７はＡＴＭセルをＡＴＭインタフェースへ出力する。例文帳に追加

An output control part 6 controls output operations of ATM cells from an output cell buffer part 5 and the routing control part 8 on the basis of the registration contents of an output operation control parameter information registration part 11 and an ATM cell output part 7 outputs the ATM cells to an ATM interface. - 特許庁

複数方路から１方路への入力セル流交換処理後のセル遅延廃棄バッファ装置において、セルバッファヘのセル流等間隔入力が保証されない場合であっても、透過すべきセルが廃棄される不具合が発生しないようにしたセル遅延廃棄バッファ装置およびセル遅延廃棄制御の補正方法を提供する例文帳に追加

To provide a cell delay discard buffer device and a method for correcting cell delay discard control for preventing a problem that a cell to be transmitted is discarded from occurring even when the interval input of cell flow or the like to a cell buffer is not guaranteed in the cell delay discard buffer device after exchange processing of input cell flow to one line from a plurality of lines. - 特許庁

物理層インターフェース１２に入力されたＡＴＭセルを、スイッチインターフェース２２から出力するＡＴＭセルであるかホストＣＰＵ２６宛のＡＴＭセルであるかにかかわらずセルバッファ２４に一旦蓄積し、スケジューラ１６により管理されたタイミングでホストＣＰＵ宛のＡＴＭセルをテンポラリＲＡＭ１８に格納する。例文帳に追加

A cell buffer 24 once stores an ATM cell received by a physical layer interface 12 independently of whether the ATM cell is an ATM cell outputted from a switch interface 22 or an ATM cell addressed to a host CPU 26 and the ATM cell addressed to the host CPU 26 is stored in a temporary RAM 18 in timing managed by a scheduler 16. - 特許庁

プリンタコントローラに搭載し、画素ごとに階調値を持つ入力画像データを出力画像データに変換する画像処理回路１１１において、入力ラスタバッファ２０１と、セル切り出し制御部２０２と、セルバッファ２０３と、セルスクリーン処理部２０４と、ラスタバッファ書き込み制御部２１１と、ラスタバッファ読み出し制御部２１２と、出力ラスタバッファ２１３と、を有する。例文帳に追加

An image processing circuit 111 which is mounted on a printer controller and converts input image data having grayscale values by pixels into output image data, includes an input raster buffer 102, a cell segmentation control unit 202, a cell buffer 203, a cell screen processing unit 204, a raster buffer write control unit 211, a raster buffer readout control unit 212, and an output raster buffer 213. - 特許庁

出力バッファ型のＡＴＭ交換装置における無瞬断冗長系スイッチ切替え及び無瞬断冗長セルバッファ切替えに関し、各出力キューで各々異なるセル出力のスケジューリング制御を行うＡＴＭ交換装置において、データ通信の瞬断無しに冗長切替えを行う。例文帳に追加

To perform redundant switching without instantaneous outage of data communication in an ATM exchanging device to perform scheduling control of cell outputs which mutually differ from each output queue regarding switching of a redundant system switch without instantaneous outage and switching of redundant cell buffer without instantaneous outage in the ATM exchanging device of output buffer type. - 特許庁

ＡＴＭスイッチ１００は、任意の番号が付された入力ポート１０〜１３、入力ポートからのＡＴＭセルをセル単位毎に記憶するバッファ３０１、入力ポートに対応して任意の番号が付された出力ポート３０〜３３、セルバッファの空き容量をセル単位で管理し、この結果得られた情報を処理して制御情報を出力する制御部３０３を持つ。例文帳に追加

The ATM switch 100 comprises an input port 10 to 13 having an arbitrary number, a buffer 301 which stores an ATM cell entered from the input port every cell unit, an output port 30 to 33 having an arbitrary number corresponding to the input ports, and a control part 303 which outputs control information after processing information obtained by managing a free capacity of the cell buffer in a cell unit. - 特許庁