「パイプライン構成」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

再構成可能なグラフィックスパイプラインは、隠面処理段階を含む。例文帳に追加

The graphic pipeline, capable of recomposing, includes a hidden surface elimination stage. - 特許庁

簡素な構成でパイプライン処理におけるハザードを抑制する。例文帳に追加

To suppress hazards in pipeline processing through a simple structure. - 特許庁

短時間でパイプラインＡ／Ｄ変換器の各構成要素の特性を直接測定することが可能なパイプラインＡ／Ｄ変換器の試験回路及びこれを備えたパイプラインＡ／Ｄ変換器を実現する。例文帳に追加

To provide a pipeline analog-to-digital converter testing circuit, and a pipeline analog-to-digital converter equipped with this, which directly measures the characteristics of each component of the pipeline analog-to-digital converter in a short period of time. - 特許庁

パイプラインＡ／Ｄ変換器において、直列接続された複数段のパイプラインステージ及び１ビットＡ／Ｄ変換器から構成されるパイプラインＡ／Ｄ変換器と、各パイプラインステージのゲインエラーを検出し、このゲインエラーに基づきパイプラインステージに供給される基準電圧を制御してゲインエラーを補正する基準電圧生成手段とを設ける。例文帳に追加

This pipeline A/D converter is composed of serially connected plural pipeline stages, and a one-bit A/D converter and a reference voltage generating means is provided for detecting the gain error of each of pipeline stages and correcting the gain error by controlling a reference voltage supplied to the pipeline stage on the basis of this gain error. - 特許庁

アーリーＺモードを使用する構成可能グラフィックスレンダリングパイプラインの最適化例文帳に追加

OPTIMIZING CONFIGURABLE GRAPHICS RENDERING PIPELINE USING EARLY Z-MODE - 特許庁

複数の処理要素からなるパイプラインを再構成して処理効率を向上させる。例文帳に追加

To improve processing efficiency by reconfiguring a pipeline comprising a plurality of processing elements. - 特許庁

第２の末端は、フィルタ、パイプライン、試料袋などの下流構成部に接続される。例文帳に追加

The second end is connected to a downstream component such as a filter, pipeline, sample bag and the like. - 特許庁

パイプライン・プロセッサの動作モードに基づいてキャッシュ構成の最適化を図る。例文帳に追加

To optimize cache configuration based on an operation mode of a pipeline processor. - 特許庁

映像合成部１２はパイプライン構成を有し、映像合成が高速化される。例文帳に追加

The image composition part 12 has a pipeline structure for speed-up of image composition. - 特許庁

出力手段１４は、ループ処理を構成すると判定されたパイプライン処理のうち所定のループ回数分のパイプライン処理の実行状況と、ループ処理を構成しないと判定されたパイプライン処理の実行状況とを視覚的に表した可視化情報１４ａを出力する。例文帳に追加

An outputting means 14 outputs visualized information 14a that visually represents the executing state of pipeline processing for the prescribed number of looping times in pipeline processing determined to constitute the loop processing and the executing state of pipeline processing determined not to constitute loop processing. - 特許庁

この発明は、ハーバードバスアーキテクチャとパイプライン機構を有するＭＰＵにおいて、データアクセスが行われるパイプラインステージと、前段のパイプラインステージ内の命令が、データアクセスを行わない命令でないことをパイプラインコントローラ２で判別して、バス５が以後の命令で使用されないことを予測し、その期間にバス５を解放するように構成される。例文帳に追加

This microprocessor is provided with a Harvard bus architecture and a bus line mechanism, and it is judged that an instruction in a pipe line stage in which data access is performed and a preceding pipe line stage is not any instruction for preventing data access by a pipe line controller 2, and it is predicted that a bus 5 is not used for the following instructions, and the bus 5 is related during that period. - 特許庁

アクティブ・パイプライン用流れ制御処理において、確実に待ち時間条件に合うように、このパイプラインを構成するタスクのスケジュールを立てる。例文帳に追加

To make a schedule of a task which constitutes a pipeline so that a waiting time condition is surely met in active pipeline flow control processing. - 特許庁

スナップショットレジスタは、パイプラインステージの少なくともいくつかと関連し、命令の実行状態を記述するメタデータを格納するように構成され、しかも当該パイプラインステージと関連付けられる。例文帳に追加

A snapshot register relates to at least several pipeline stages and is so constituted as to store metadata wherein the execution state of instructions is described and related to the pipeline stage. - 特許庁

媒体運送パイプライン上に出口を作るためのきりもみ装置をもつタッピング装置であって、作業が特に容易であり、また比較的大きいパイプライン直径に使用することができるよう構成されたタッピング装置を提供する例文帳に追加

To provide a tapping device having a drilling device to form an outlet on a medium transport pipeline and constituted to easily carry out working and to be used for a comparatively large pipeline diameter. - 特許庁

パイプライン処理と逐次処理とを同時に実行可能な動的に回路構成が再構成可能な半導体装置を提供する。例文帳に追加

To provide a semiconductor device in which a circuit configuration can be dynamically reconfigured, and which can simultaneously execute pipeline processing and sequential processing. - 特許庁

パイプライン処理構成では、１演算ユニットの処理レイテンシの数＋１が演算ユニットの個数Ｎに一致する基本構成を持っている。例文帳に追加

In the pipeline processing structure, there is a basic structure in which the number of processing latencies +1 coincides with the number N of an operation unit 4. - 特許庁

特殊用途命令演算器７３は、柔軟なパイプライン構成に対応可能な構成とし、別途応用分野ごとに設計する。例文帳に追加

The unit 73 is constituted to be capable of corresponding to flexible pipeline constitution and designed by each separated application field. - 特許庁

この発明は、計算機が解釈可能に記述されたパイプライン仕様に基づいて、パイプラインシミュレータ、検証プログラムを生成し、検証プログラムとＲＴＬ記述に基づいて実行されたＲＴＬ記述のシミュレーションの結果と、検証プログラムとパイプラインシミュレータに基づいて実行されたパイプラインシミュレーションの結果に基づいてパイプライン動作を検証するように構成される。例文帳に追加

A pipeline simulator and a verification program are generated according to the pipeline specifications which are described so that a computer can understand them and then the pipeline operation is verified on the basis of the result of simulation of RTL description that is carried out according to the verification program and the RTL description and also on the basis of the result of pipeline simulation that is carried out according to the verification program and the pipeline simulator. - 特許庁

このパイプラインは、外側配管８ａと外側配管８ａ内に挿入された内側配管８ｂから構成される二重配管８を備えている。例文帳に追加

The pipeline is equipped with double piping 8 composed of outer side piping 8a and inner side piping 8b inserted into the outer side piping 8a. - 特許庁

パイプライン構成テーブル７は各中間レジスタ４_１〜４_Ｎ−１と出力レジスタ２に対応したビットからなる。例文帳に追加

A pipeline constitution table 7 comprises bits corresponding to each intermediate register 4_1 to 4_N-1 and the output register 2. - 特許庁

パイプラインの構成が変わっても、ループエンド判定を正確に行うことができるループ制御回路及びループ制御方法を提供すること。例文帳に追加

To provide a loop control circuit and a loop control method, capable of accurately performing loop end decision even if a configuration of a pipeline changes. - 特許庁

この並列演算処理装置は、パイプライン処理とフィードバック処理の並列処理構成を持っている。例文帳に追加

A parallel operation processor 1 has a parallel processing structure of pipeline processing and a feedback processing. - 特許庁

プロセッサコアＣＯＲＥは、パイプライン処理方式を採用して構成され、インターロック機構ＩＬＭを有する。例文帳に追加

The processor core is configured by adopting a pipeline processing method and has an interlock mechanism ILM. - 特許庁

ブロックＣの再構成が完了した後は、ブロックＡ、Ｂ、Ｃは同時に動作してパイプライン処理を実行する。例文帳に追加

After the reconstitution of the block C is completed, the block A, B, C simultaneously operate to execute pipeline processing. - 特許庁

各ステップ演算部１１０〜１４０間で行入れ替え操作を共通とし、パイプライン処理を可能な構成とした。例文帳に追加

In this inverse matrix operation circuit, row exchange operation is standardized among respective step operation parts 110-140, and pipeline processing is enabled. - 特許庁

マルチサイクル動作をする複数のパイプラインを備えた、安価に製造可能な演算ユニットであって、複雑な構成のスケジューラを搭載しなくても、各パイプラインを効率的に動作させることが出来る演算ユニットを、提供する例文帳に追加

To provide a calculation unit which has a plurality of pipelines performing a multi-cycle operation and can be manufactured at a low cost and can operate each pipeline efficiently without loading a scheduler with complicated structure. - 特許庁

ＣＬＳ技術を用いて構成されるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータであっても、レベルシフト用コンデンサを用いることによって増加する電力を抑えることのできるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータを提供する。例文帳に追加

To provide a switched capacitor circuit and a pipeline A/D converter, which even if the switched capacitor circuit and the pipeline A/D converter form the configuration, by utilizing a CLS technique, suppressing of power increase due to the use of a level shift capacitor. - 特許庁

アドレスパターン発生装置は、パイプライン切換え器ＰＳＷ１〜ＰＳＷ４と、パイプライン切換え制御器ＰＳＣと、Ｘ演算器ＸＣａｌと、Ｙ演算器ＹＣａｌと、レジスタＸ＿Ｒｅｇ、Ｙ＿Ｒｅｇと、フリップフロップＸ＿Ｃａｒｒｙ、Ｙ＿Ｃａｒｒｙとから構成されている。例文帳に追加

The address pattern generating device is constituted of pipeline switchers PSW1 to PSW4, a pipeline switching controller PSC, a X computing element XCal, a Y computing element YCal, registers X_Reg, Y_Reg, flip-flop X_Carry, Y_Carry. - 特許庁

再構成制御回路２００は、従来ならＦＰＧＡ１００上に同時に再構成していたブロックＡ、Ｂ、Ｃ（これらはこの順にパイプラインを構成する）を、先頭のブロックＡから順に１つずつ再構成していく。例文帳に追加

A reconstitution control circuit 200 reconstitutes blocks A, B, C (they constitute pipelines in this order) simultaneously reconstituted on an FPGA 100 in a conventional case one by one in order from the head block A. - 特許庁

動画像符号化装置であって、フレーム分割手段と原画像分配手段６０９と符号量制御情報交換手段６１３と複数個のパイプライン処理符号化手段６０５、６０８と符号再構成手段６０２より構成される動画像符号化装置であって、フレームの領域への分割とパイプライン処理を併用して符号化を行うものである。例文帳に追加

A moving picture coder consisting of a frame division means, an original image distribution means 609, a code quantity control information exchange means 613, a plurality of pipeline processing coding means 605, 608 and a code reconfiguration means 602 conducts coding by using division of frame areas and pipeline processing altogether. - 特許庁

パイプライン構造の複数のイメージプロセッシングの各ユニットは、アップデートされた構成ベクトルを受信し、該構成ベクトルは、時間周期以内にタイミング派生したトリガー信号と同期してのみ適用される。例文帳に追加

Each unit among a plurality of image processing units having a pipeline structure receives an updated configuration vector, and the configuration vector is only applied in synchronization with a timing-derived trigger signal within a time period. - 特許庁

本発明のアナログ／デジタル変換器は、パイプライン構成された複数のアナログ／デジタル変換ステージ１，８と、デジタル補正回路１５とを含み構成されるアナログ／デジタル変換器である。例文帳に追加

The A/D converter disclosed herein is an A/D converter configured by including a plurality of A/D conversion stages 1, 8 of a pipeline configuration and a digital correction circuit 15. - 特許庁

ＣＬＳ技術を用いて構成されるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータであって、レベルシフト用コンデンサを接続することによって生じるアナログ出力電圧の急激な変化を抑え、低消費電力で動作することのできるスイッチトキャパシタ回路およびパイプライン型Ａ／Ｄコンバータを提供する。例文帳に追加

To provide a switched capacitor circuit and pipelined A/D converter, which can operate with low power consumption by suppressing an abrupt change in analog output voltage caused by connecting a level shift capacitor, the switched capacitor circuit and pipelined A/D converter being configured using CLS (correlated level shift) techniques. - 特許庁

パイプライン１０内に、媒体から異物を除去するように構成された複数の穴５０を有する多孔板２０を設け、穴は面取りされた吸い込み縁部を含み、吸い込み縁部は媒体の流れ方向に関して上流側の位置づけられていることを特徴とするパイプラインにおける異物除去又は異物濾過のシステム。例文帳に追加

In the system for removal or filteration of debris in a pipeline, a perforated plate 20 having a plurality of perforations 50 configured to remove the debris from media is provided in the pipeline 10, the perforations include an inlet edge that is chamfered, and the inlet edge of each of the perforations is positioned on an upstream edge with respect to a flow direction of the media. - 特許庁

また、第２の発明は、複数のボイラBと複数の蒸気タービンTとを有する発電プラントの運用システムにおいて、それぞれボイラ給水加熱器を有する複数の蒸気ラインにより構成され、前記タービンの抽気蒸気を前記蒸気ラインに分岐するパイプラインと、前記パイプラインにおける蒸気の分岐比率を制御する制御手段と、を備えた運用システム。例文帳に追加

In the system for operating the power plant having the plurality of boilers B and the plurality of steam turbines T, the operating system includes pipelines composed of a plurality of steam lines having boiler feed water heaters, respectively, and branching extracted steam of the turbines to the steam lines, and a control means for controlling a branching ratio of steam in the pipelines. - 特許庁

辺処理、アクティブ・オブジェクト決定、スパン内画素値決定および最終画素値決定の各専用ハードウェアのパイプライン接続によって構成されたレンダリング装置において、任意のモジュールまたは機能への処理集中によるパイプラインストールが引き起こす処理速度の低下を緩和する。例文帳に追加

To suppress the deterioration of a processing speed to be caused by pipeline stall due to processing concentration on an arbitrary module or function in a rendering device configured by the pipeline connection of respective exclusive hardware for side processing, active object determination, in-span pixel value determination and final pixel value determination. - 特許庁

構成素子の性能を動的に変化させることが可能なＳＡＬＣ３、及びＳＡＬＣ３による処理結果をリタイミング又はスルーするためのリタイミング回路５が交互にカスケード接続されて成るＳＡＬＰ２と、リタイミング回路５にリタイミング又はスルーさせるための制御データを、リタイミング回路５毎に生成するパイプラインコントローラ４と、を備える演算パイプライン１を提供する。例文帳に追加

The computing pipeline 1 includes an SALP 2 comprising an SALC 3 capable of dynamically varying the performance of each component element, and retiming circuits 5 for retiming or directly sending the results of processing by the SALC 3, the SALC 3 and the retiming circuits 5 being cascaded to each other; and a pipeline controller 4 that creates for each retiming circuit 5 the control data for causing the retiming circuits 5 to retime or directly send the results. - 特許庁

本発明によれば、複数のＲＳを設ける場合には、ＲＳと演算パイプラインとの基本的な対応付けを行っておき、さらに２つのＲＳで組を構成して、当該組における片方のＲＳが演算パイプラインに命令をディスパッチできなくなると、他方のＲＳが代わりに命令をディスパッチしたり、自分が保持する命令を他方に渡したりする。例文帳に追加

When a plurality of RSs are provided, basic association between the RSs and the arithmetic pipeline is performed, a set is further constituted of two RSs, when one RS in the set is unable to dispatch an instruction to the arithmetic pipeline, the other RS dispatches the instruction instead, and passes an instruction which itself has to the other. - 特許庁

レジスタファイルを、単一アドレスポートの同期式ＲＡＭと、パイプラインのステージ毎にＲＡＭのリードアドレスとライトアドレスを切り替えるマルチプレクサとする構成も含む。例文帳に追加

The register file otherwise comprises a synchronous RAM having a single address port, and a multiplexer for switching the read address and write address of the RAM at each stage of the pipeline. - 特許庁

パイプライン型プロセッサを、既存の性能を低下させることなく、減少したパワー消費で動作するように動的に再構成するための、方法、システム、およびプログラムを提供する。例文帳に追加

To provide a method, a system and a program for dynamically reconstructing a pipeline type processor so as to operate by reduced power consumption without reducing existing performance. - 特許庁

パイプライン型ＡＤＣを構成する変換ステージのＡＤＣ１０から矛盾のある信号Ｓ１，Ｓ２が出力された場合にＤＡＣ３０の誤動作を防止する。例文帳に追加

To prevent malfunction of DAC30 when discrepant signals S1 and S2 are output from ADC10 at a conversion stage constituting a pipeline type ADC. - 特許庁

本発明のパイプライン型Ａ／Ｄ変換器の各ステージは、サンプルホールド回路（Ｓ／Ｈ回路）５１と、減算器５４と、増幅器５５とを含み、これらは差分増幅回路を構成する。例文帳に追加

Each stage of a pipeline-type A/D converter includes a sample/hold circuit (S/H circuit) 51, a subtractor 54, and an amplifier 55 constituting a differential amplifier circuit. - 特許庁

該論理モジュール(306)は、選択的に構成され、該画像処理ロジックモジュール(306)を介した様々な異なる経路によって所与の画像処理データ／タスクに適用可能な画像処理パイプラインを形成することを可能にする。例文帳に追加

The logic modules 306 are selectively constituted to form an image processing pipe line adaptable for a prescribed image processing data/task by various diffrent routes via the logic modules 306. - 特許庁

効率的ハードウェアアーキテクチャおよび処理方法により、処理構成に適用される前にグループ化される複数の独立した入力シーケンスからのサンプルを処理する際に、パイプライン処理ステージを共用する。例文帳に追加

To provide an efficient sharing of a hardware processing stage in processing samples from a plurality of independent input sequences that are grouped prior to application to the processing arrangement by an efficient hardware architecture and processing method. - 特許庁

パイプラインを構成する各機能ブロックは、１ラインの末尾ピクセルデータを処理して出力するタイミングに同期して自身の記憶素子をリセットする。例文帳に追加

Each function block constituting a pipeline resets its own storage element in synchronization with the timing to process and output pixel data at the end of one line. - 特許庁