「パイプライン構成」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

再構成型プロセッサ１００は、ハードウェアコンフィギュレーションの情報により、パイプライン処理を行うためのコンフィギュレーションの実行時間を算出し、処理が終了するまでのクロックサイクルを確定する。例文帳に追加

A reconfigurable processor 100 calculates an execution time of a configuration for pipeline processing from information on a hardware configuration to fix a clock cycle to the end of processing. - 特許庁

命令を取得するための命令フェッチ部と、命令フェッチ部によって取得された命令をパイプライン処理によって実行する命令実行部とを含んでデータ処理装置を構成する。例文帳に追加

The data processor is constituted by including an instruction fetch part for acquiring an instruction and an instruction execution part which executes the instruction acquired by the instruction fetch part by pipeline processing. - 特許庁

本発明は、異なるローアドレスをアクセスする場合にローアドレスのパイプライン動作を実現する構成において、高速なアクセスを可能にするデータ変換回路を提供することを目的とする。例文帳に追加

To provide a data converting circuit which performs row-address pipe-line operation in accessing different row addresses so as to achieve high speed access. - 特許庁

プログラムを実行する計算機の分岐予測特性を把握し、その特性に合致したバイナリ・プログラムを構成することで、その予測のヒット率を向上させ、パイプライン処理機能を有する計算機の性能向上を図る。例文帳に追加

To improve a predictive hit ratio and to improve the performance of a computer having a pipeline processing function by grasping the branch predictive characteristic of the computer performing a program and constructing a binary program coinciding with the characteristic. - 特許庁

小規模かつ簡単な回路構成で、各ステージにおけるゲインエラーを補正しリニアリティ特性の劣化を抑制することができるパイプライン型Ａ／Ｄ変換回路を提供する。例文帳に追加

To provide a pipeline type A/D conversion circuit with a small scale and simple circuit constitution in which a deterioration in a linearity characteristic is suppressed by correcting a gain error in each stage. - 特許庁

パイプライン及び設備配管上の配管を増設する場合や改造等を行う際に、簡単な構成でコンパクトであり、しかも、安全に作業ができるようにしたボールバルブと流体漏れ防止法を提供することにある。例文帳に追加

To provide a compact ball valve of a simple constitution and a fluid leakage preventing method capable of providing the safety work in additionally laying the piping on the pipeline and installed piping. - 特許庁

パイプライン動作を維持するようにデータフローグラフに対して分割を施し、マルチコンテキスト型の動的再構成可能な回路の性能低下を抑制できるようにする。例文帳に追加

To prevent deterioration in performance of a dynamically-reconfigurable circuit of a multi-context type, by dividing a data flow graph so as to maintain a pipeline operation. - 特許庁

画像復号を行う各処理ブロックにより実行パイプラインを構成し、各処理とマクロブロック毎にデータ転送を行う外部メモリを一元化し、可変長復号化部１２のためのＦＩＦＯバッファ１３を監視する。例文帳に追加

An execution pipeline is constituted of respective processing blocks for encoding images and respective processing blocks and an external memory for transferring data in each macro block are unitarily constituted to monitor an FIFO buffer 13 for a variable length decoding part 12. - 特許庁

ＡＤ変換器１０は、前段である第１変換ユニット１２と後段である第２変換ユニット１４の２段構成でアナログデジタル変換をパイプライン処理する。例文帳に追加

An AD converter 10 has a two-stage constitution of a first conversion unit 12 being a preceding stage and a second conversion unit 14 being a succeeding stage and performs analog-digital conversion by pipeline processing. - 特許庁

確定したクロックサイクルと実際の経過クロック数をカウンタ１０８によって比較し、経過クロック数がクロックサイクルと等しくなると、パイプライン処理の終了を判定し、構成制御部１０６へ通知する。例文帳に追加

A counter 108 compares an actual elapsed clock count with the fixed clock cycle, and when the elapsed clock count becomes equal to the clock cycle, determines the end of pipeline processing and notifies a configuration control part 106 correspondingly. - 特許庁

検査ピグ１１における測定器類を収納する測定装置収納体１２は、その前後をポリウレタン等で構成されたスクレーパカップ１３で支持され、パイプライン１４中を走行する。例文帳に追加

The container 12 of the measuring instruments of an inspection pig 11 is supported, in the front and rear thereof, by a scraper cup 13 made of polyurethane and travels through a pipeline 14. - 特許庁

パイプラインＡ／Ｄ変換器１は、各パイプステージ１０のＳＣＦ容量として、１つまたは複数の容量素子を、複数の容量素子の中から選択して設定可能なように構成されている。例文帳に追加

The pipeline A/D converter 1 selects and sets one or a plurality of capacitance elements among a plurality of capacitance elements as an SCF capacitance of each pipe stage 10. - 特許庁

オブジェクト入力部１０、プリミティブ生成部２２、ラスタ部２６、ピクセル化部２８、分配部３０、およびシェーダ４０の各演算処理部は、パイプラインステージを構成する。例文帳に追加

Respective operation processing parts of an object input part 10, a primitive generation part 22, a raster part 26, a pixel formation part 28, a distribution part 30, and a shader 40 constitute pipeline stages. - 特許庁

パイプライン構成のモジュールのストールを回避または軽減するか、またはストールの影響を軽減させ、高速なグラフィックオブジェクト処理装置を提供する。例文帳に追加

To avoid or reduce a stall of a module of a pipeline configuration, or to reduce influence of the stall so as to provide a high-speed graphic object processor. - 特許庁

回路規模を増大させることなく、差分増幅回路のゲインエラーによる入出力特性の段差エラーを十分に低減可能な多段パイプライン構成のアナログ−デジタル変換回路を提供することである。例文帳に追加

To provide an analog/digital converting circuit of multi-state pipe line construction, wherein stage error of input/output characteristics due to gain error of a differential amplifier circuit can be sufficiently reduced without increasing the circuit scale. - 特許庁

この構成により、無効ワードに応じて、プロセッサ・パイプラインに入る命令の内、選択された命令がプロセッサの構造状態に影響を及ぼすのを防止する。例文帳に追加

Thus, it is possible to prevent the structure state of the process from being affected by the selected instruction among the instructions inputted to the processor pipe line in response to the invalidation word. - 特許庁

パイプライン構成でＩＰＳｅｃ機能を実現するＶＰＮ装置において、性能を劣化することなくリプレイ攻撃を完全に遮断するＶＰＮ装置を提供すること。例文帳に追加

To provide a VPN device which acquires an IPSec function by a pipeline construction, and completely rejects replay attacks without degrading its performance. - 特許庁

電流供給回路８０は、パイプライン型ＡＤコンバータ回路１０を構成する演算増幅器３０ａおよび３０ｂにバイアス電流を供給する。例文帳に追加

A current supply circuit 80 supplies bias currents to arithmetic amplifiers 30a and 30b configuring a pipelined AD converter circuit 10. - 特許庁

例えば、４本の命令パイプラインを有する構成とした場合、リオーダバッファ６は、命令フェッチ部１が主記憶装置から実質的に同時に取り出した４つの命令に関する情報を管理している。例文帳に追加

For example, when this device is provided with four instruction pipe lines, a reorder buffer 6 manages information related with four instructions substantially simultaneously extracted from a main storage device by an instruction fetch part 1. - 特許庁

Ｃ／Ｓ選択信号の指示により組合せ回路構成の演算器又はパイプライン演算器として動作するＣ／Ｓ−ＡＬＵ部２６を設ける。例文帳に追加

The computing element is provided with a C/S-ALU part 26 to be operated as a computing element in a combination circuit configuration or as a pipeline computing element according to the instruction of a C/S select signal. - 特許庁

なお、ＲＳ内の複数のエントリのグループ分けによっては、あたかも複数のＲＳが各演算パイプラインに割り当てられているような構成も可能である。例文帳に追加

In addition, configuration that as if a plurality of RSs are assigned to each arithmetic pipeline is also possible depending on the grouping of the plurality of entries in the RS. - 特許庁

パイプライン処理装置１は、レジスタファイルに代えて、メモリによって構成されたレジスタ用メモリ１００を備えていると共に、ＰＣを構成するレジスタに代えて、メモリによって構成されたプログラムカウンタ用メモリ３０を備えている。例文帳に追加

A pipeline processor 1 is provided with a memory 100 for a register comprised of memories instead of register files, as well as a memory 30 for a program counter comprised of memories instead of registers constituting a PC. - 特許庁

アーキテクチャ制御ユニット２０は、ＩＦステージ１１でフェッチした命令１９に対応するアーキテクチャ情報２９により、パイプライン１０を構成するステージ１３〜１５を、それぞれのステージにおいて命令１９を処理するタイミングで、それぞれのステージ１３〜１５の構成を変更する。例文帳に追加

Based on architecture information 29 corresponding to instructions 19 fetched at an IF stage 11, and at the timing of processing the instructions 19 at the stages 13-15 that constitute a pipeline 10, the architecture control unit 20 changes the configurations of the stages 13-15. - 特許庁

複数のバイトデータで構成される平文ブロックデータあるいは暗号文ブロックデータに対して、換字処理と転置処理を含む処理を行うランダマイズ部処理回路（１０１）、又は複数のバイトデータで構成される鍵ブロックデータに対して、転置処理を含む処理を行う拡大鍵生成部処理回路（１０２）において、換字処理及び転置処理を行う回路にパイプラインレジスタを含み、バイトデータ単位のパイプライン処理を行って、同一のブロックデータに含まれる複数のバイトデータに対して並列処理を行う。例文帳に追加

Parallel processing is performed to the plurality of the byte data included in the same block data by performing the pipeline processing of the byte data unit. - 特許庁

このテーブルはjobsコマンドを使ってリスト表示できます。 bashがジョブを非同期的に( バックグラウンドで) 起動したときには、bashは以下のような行を出力します:[1] 25647これは、このジョブのジョブ番号は 1 であり、このジョブを構成するパイプライン中の最後のプロセスの ID が25647 であることを示しています。例文帳に追加

When bash starts a job asynchronously (in the background ), it prints a line that looks like: [1] 25647 indicating that this job is job number 1 and that the process ID of the last process in the pipeline associated with this job is 25647.  - JM

パイプラインを構成するそれぞれのモジュールによるバスアクセス時の調停アルゴリズムを前期各モジュール間の負荷関係に応じて変更することにより、ストールを回避または軽減するか、またはストールの影響を軽減させる。例文帳に追加

An arbitration algorithm at the time of bus access by respective modules configuring a pipeline is changed according to load relations between those respective modules so as to prevent or reduce stall, or to reduce the influence of stall. - 特許庁

本発明は、検索動作をパイプライン化してある連想メモリにおいて、構成する回路のレイアウト面積が小さく、検索動作を実行するときの消費電力を低減することができる連想メモリ、およびネットワークアドレス検索装置を提供する。例文帳に追加

To provide an associative memory capable of reducing power consumption when executing a retrieval operation because a layout area of a constituting circuit is small in the associative memory in which a retrieval operation is made a pipeline, and a network address retrieval device. - 特許庁

動きベクトルのビット量と差分量とのトレードオフで最適な動きベクトルを求め、かつパイプライン構成で高速に動きベクトル検出を行うことが可能な動きベクトル検出装置および動きベクトル検出方法を提供する。例文帳に追加

To provide a motion vector detection device, and a motion vector detection method which obtain an optimum motion vector by the tradeoff of a bit amount of a motion vector and a difference quantity, and make motion vector detection by a pipeline composition and in high speed. - 特許庁

レジスタファイルは、単一アドレスポートの非同期式ＲＡＭ１１と、パイプラインのステージ毎に、ＲＡＭのリードアドレスとライトアドレスを切り替えるマルチプレクサ１２と、切り替えに同期してＲＡＭの出力データを一時ラッチするフリップフロップ回路１３とで構成する。例文帳に追加

The register file comprises an asynchronous RAM 11 having a single address port, a multiplexer 12 for switching the read address and write address of the RAM at every stage of a pipeline, and a flip-flop circuit 13 for temporarily latching output data of the RAM synchronously with the switching. - 特許庁

回路構成の再設計を行うことなくアナログ入力信号の電圧レンジの変更または差動ダブルエンド入力とシングルエンド入力との間の入力方式の変更を容易に行うことができるパイプライン型アナログ−デジタル変換回路を提供することである。例文帳に追加

To provide a pipeline type analog/digital (A/D) converter circuit in which a change in the voltage range of an analog input signal or change of an input system between a differential double end input and a single end input can be easily performed without redesigning a circuit configuration. - 特許庁

ＣＬＳ技術を用いて構成されるパイプライン型Ａ／Ｄコンバータ１０のある連続した２段１１−ｎ，ｎ＋１において、参照電圧との比較をレベルシフトフェーズにのみ行うことでＡ／Ｄコンバータ回路のタイムシェア動作を行う。例文帳に追加

On certain continued two stages 11-n, n+1 of the pipeline type A-D converter 10 which is constituted by using a CLS technique, comparison with a reference voltage is applied only to a level shift phase to perform the time sharing operation of an A-D converter circuit. - 特許庁

ＣＬＳ技術を用いて構成されるパイプライン型Ａ／Ｄコンバータ１０のある連続した２段１１−ｎ，ｎ＋１において、参照電圧との比較をエスティメートフェーズにのみ行うことでＡ／Ｄコンバータ回路のタイムシェア動作を行う。例文帳に追加

On certain continued two stages 11-n, n+1 of the pipeline type A-D converter 10 which is constituted by using a CLS technology, comparison with a reference voltage is applied only to an estimate phase to perform the time sharing operation of an A-D converter circuit. - 特許庁

描画処理部に新たに座標変換部を備え、更に座標変換を含め、描画前処理、描画処理、表示処理の描画に関する一連の処理を描画処理部内で座標変換必要、不要で使い分けてパイプライン制御する描画制御部を備える構成をとる。例文帳に追加

An image data holding part 0108 stores image data for picture drawing sent from the outside, a coordinate transformation part 0102 transforms coordinate such as rotation or conversion to a bird's-eye view. - 特許庁

情報処理装置（ホスト）からストレージドライブ（ＳＤ）であるＨＤＤのディスクに対するデータ記録処理において、そのＤＭＡ転送を、ＳＤのメモリ上に用意したライトバッファ（ＷＢ）を境にパイプライン化し、この動作のためのコマンドをＳＤに追加した構成である。例文帳に追加

In the processing of recording data transmitted from the information processing apparatus (host) onto a disk of the HDD as a storage drive (SD), a system is configured such that its DMA transfer is pipelined with a write buffer (WB) provided in a memory of the SD as a border, and a command for this operation is added to the SD. - 特許庁

モジュールをバッファを介してパイプライン形態又は有向非循環グラフ形態に接続して処理を構成する方式において、末端の画像モジュールから起動した場合でも、モジュール並列処理を行うことが可能な画像処理装置、画像処理プログラムを提供する。例文帳に追加

To provide an image processing apparatus and an image processing program that perform module parallel processing even when the processing is started from a terminal image module, in a system configuring a process by connecting modules via buffers in a pipeline mode or a directed acyclic graph mode. - 特許庁

Ａ／Ｄ変換回路５１は、パイプライン接続構成の８ビットＡ／Ｄ変換回路であり、基本ユニット５２ａ〜５２ｄが直列に４段、サンプルホールド回路５３ａ〜５３ｄ及びスイッチＳＷ５３ａ〜５３ｄを介して接続されている。例文帳に追加

The A/D conversion circuit 51 is an 8-bit A/D conversion circuit having pipeline connection constitution, and basic units 52a to 52d are connected in four stages in series via sample-and-hold circuits 53a to 53d and switches SW53a to SW53d. - 特許庁

このパイプライン型Ａ／Ｄコンバータの初段ステージＳＴ１は、入力アナログ信号ΔＶｉｎのレベルが予め定められた入力電圧範囲を超えた場合でも、予め定められた出力電圧範囲内のレベルの副アナログ信号ΔＶｏｕｔを出力するように構成されている。例文帳に追加

A first step stage ST1 of the pipeline type A/D converter is configured so as to output a sub-analog signal ΔVout of a level within a predetermined output voltage range even when the level of an input analog signal ΔVin exceeds a predetermined input voltage range. - 特許庁

低速フロー処理は、低速フロー用パラメータ読出部４と、パイプライン処理の低速フロー用演算処理部5-1〜5-m と、低速フロー用パラメータ更新処理部６と、パラメータ記憶手段７とから構成され、各処理は最小パケットの伝送時間以内で処理する。例文帳に追加

A low-speed flow processing section consists of a low-speed flow parameter read section 4, pipeline processing low-speed flow arithmetic processing sections 5-1 to 5-m, a low speed flow parameter update processing section 6 and a parameter storage means 7, and each processing conducts processing within a minimum packet transmission time. - 特許庁

ＶＬＩＷアーキテクチャに基づくプロセッサの命令実行を模擬するシミュレータにおいて、当該プロセッサが機能ユニット（パイプライン）ごとに個別のアキュムレータを設ける構成である場合に、超長命令語を構成する各基本命令中のアキュムレータが、「どの機能ユニットの」どのアキュムレータを指定しているかを正確に特定することで、異なる機能ユニットによる処理を混同することなく、演算の正確性を確保すること。例文帳に追加

To provide a method, a program, and an apparatus for simulation for securing accuracy of computation without confusion of processes performed by individual function units of a VLIW (very long instruction word) type processor. - 特許庁

パイプライン型ＡＤコンバータを構成するサブＡＤコンバータ回路に参照電圧を与える抵抗ラダー回路において、本抵抗に補助抵抗を接続して複数の参照電圧を作成し、１段目のＭＤＡＣと２段目以降のＭＤＡＣに与える参照電圧が異なるような構成とした。例文帳に追加

In a resistor ladder circuit for supplying a reference voltage to a sub AD converter circuit for constituting a pipeline AD converter, the plural reference voltages are prepared by connecting an auxiliary resistor to a main resistor and the reference voltages to be supplied to the MDAC of a first stage and the MDAC of second and succeeding stages are made different. - 特許庁

この構成によれば、前方用確率演算、後方用確率演算及び信頼度情報演算において、同一の確率演算部にてパイプライン処理を行うことができるので、前方用確率演算、後方用確率演算及び信頼度情報演算を同一の演算回路で行うことができ、かつ各値の算出に要する処理時間の増大を最小限に抑えることができる。例文帳に追加

According to this configuration, since pipeline processing can be done at a same probability calculation unit in calculation for a forward probability, a backward probability, and reliability information, the calculation for a forward probability, a backward probability, and reliability information can be conducted at the same calculation circuit, and can suppress increase at the minimum in the processing time required for calculation of each value. - 特許庁

設計対象のパイプラインプロセッサにおいて実行される命令の各ステージにおける動作の定義を支援する設計支援装置を構成するにあたり、命令に含まれる複数の動作要素のうちの同一ステージにおいて同一のハードウェアリソースを占有するもの同士を汎用コンピュータのプロセッサ１０２で対応付け、主記憶装置１０６においてポリシーとして管理する。例文帳に追加

To construct the design support device for supporting the definition of operation on each stage of instructions executed on a pipeline processor to be designed, the operation elements included in the instructions that occupy the same hardware resources on the same stage are associated with one another by means of the processor 102 of a general-purpose computer and managed as policies in a main storage 106. - 特許庁

複数のアナログ／デジタル変換ブロックを縦列に接続して構成したパイプライン型のアナログ／デジタル変換回路１２０において、最終段のアナログ／デジタル変換ブロックを除く少なくとも初段のアナログ／デジタル変換ブロック１１、１２、１３は増幅器としての機能を備え、外部から入力された制御信号ＣＴＬによって増幅器として動作するよう切り替えられる。例文帳に追加

In a pipelined analog/digital conversion circuit 120 configured by cascading a plurality of analog/digital conversion blocks, at least initial-stage analog/digital conversion blocks 11, 12, 13 excepting for final-stage analog/digital conversion blocks comprise a function as an amplifier and are switched to operate as an amplifier by a control signal CTL inputted from the outside. - 特許庁

論理回路１５は、アドレスが入力されると、該アドレスを予め決められた一定時間だけ遅延させる回路と、２値レベル信号である選択信号を出力する回路と、選択信号の値に応じてアドレス発生回路１０から入力された信号またはパイプライン回路から入力された信号を出力する回路とから構成されている。例文帳に追加

A logic circuit 15 is constituted of a circuit delaying the address by the prescribed fixed time when an address is inputted, a circuit outputting a selection signal being a binary level signal, and a circuit outputting a signal inputted from the address generating circuit 10 or a signal inputted from a pipeline circuit in accordance with a value of a selection signal. - 特許庁

(1) 予備審査において行われた決定に関する審判請求であって，次の事項，すなわち，(a) 特許出願， (b) パイプライン保護の付与を求める出願， (c) 主張された優先権， (d) 原状回復， (e) 特許の復活， (f) 権利移転の登録， に関するものは，苦情処理・国際関係理事会内の 2名の法律顧問及び予備審査部内の 1名の審査官である 3名の委員によって構成される審判委員会によって処理されるものとする。例文帳に追加

(1) The appeals concerning the decisions taken in the preliminary examination relating to: a) patent applications ;b) the applications for the grant of the pipeline protection ;c) claimed priority; d) reinstatements;84 e) revalidation of the patents ;f) registration of the transfer of rights, shall be settled by a board of appeal formed by three members of which 2 legal advisors within the Disputed Claims - International Relations Directorate and one examiner within the Preliminary Examination Divisions; - 特許庁