「パラレルバス」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

パラレルバスインターフェースおよびフラッシュメモリインターフェースの多重化例文帳に追加

MULTIPLEXING PARALLEL BUS INTERFACE AND FLASH MEMORY INTERFACE - 特許庁

パラレルデ—タ伝送方法および装置、パラレルバスシステムにおける衝突防止方法および装置例文帳に追加

METHOD AND DEVICE FOR PARALLEL DATA TRANSMISSION, AND METHOD AND DEVICE FOR COLLISION PREVENTION IN PARALLEL BUS SYSTEM - 特許庁

集積回路は、また、パラレルバスインターフェース上において、複数のフラッシュメモリデバイスインターフェース信号および複数のパラレルバスインターフェース信号を多重化するロジックを備える。例文帳に追加

The integrated circuit may also include logic to multiplex flash memory device interface signals and parallel bus interface signals on the parallel bus interface. - 特許庁

パラレルバスの各バスドライバは、ｐチャネルトランジスタＴ１とｎチャネルトランジスタＴ２とを備えている。例文帳に追加

Each parallel bus driver of parallel buses includes a P-channel transistor T1 and an N-channel transistor T2. - 特許庁

シリアルバスを採用した画像処理装置において、パラレルバスを使用するデバイスを低コストにてシリアルバスに接続させる。例文帳に追加

To connect a device using a parallel bus to a serial bus at low costs, in an image processing device adopting the serial bus. - 特許庁

パラレルバスドライブ回路で発生するノイズが、アナログ処理系での有効映像画素範囲に混入しないようにする。例文帳に追加

To prevent noise generated in a parallel bus drive circuit from mixing in an effective video pixel range at an analog processing system. - 特許庁

ホスト側回路がパラレルバスコントローラ１００を有し、シリアルインターフェース部２０３をもつデバイスとの間でシリアル通信を行う。例文帳に追加

A host side circuit is provided with a parallel bus controller 100, and configured to perform serial communication with a device having a serial interface part 203. - 特許庁

広く１つのフラッシュメモリインターフェースで１つのパラレルバスインターフェースを多重化するシステム、方法、および装置。例文帳に追加

To provide a system, method, and apparatus for multiplexing a parallel bus interface with a flash memory interface. - 特許庁

パラレルバス接続を要せず、ＲＦＩＣ内の種々のＲＦモジュールを制御することに使用されるシリアルコントローラを提供すること。例文帳に追加

To provide a serial controller which is used for controlling various RF modules within an RFIC without requiring parallel bus connection. - 特許庁

パラレルバス上の転送速度、すなわち混み具合を調整し、画像転送時の異常の発生を防止する。例文帳に追加

To prevent the occurrence of an abnormality at the time of image transfer by adjusting transfer rate, namely, the degree of congestion on a parallel bus. - 特許庁

送信側デバイス１０は、パラレルバス３０に送信する信号を反転する信号反転部１１を有する。例文帳に追加

The transmitting side device 10 has a signal inversion unit 11 for inverting a signal to be sent to the parallel bus 30. - 特許庁

具体例では、複写機の用途においてファーストコピーにかかる時間を減らし、またパラレルバス上のデータ転送量を可能な限り減らす。例文帳に追加

To reduce a time required for a first copy for an application of a copying machine in a concrete example and to decrease a data transfer amount on a parallel path. - 特許庁

ネットワークボード５０は、メインボード１０とＰＣＩｅ３９を介して接続されていて、ネットワーク用パラレルバス５７と、ネットワーク用パラレルバス５７およびＰＣＩｅ３９を中継するネットワーク用バスブリッジ５８と、を有する。例文帳に追加

The network board 50 is connected with the main board 10 via a PCIe 39 and comprises a parallel bus 57 for a network and a bus bridge 58 for a network repeating the parallel bus 57 for a network and the PCIe 39. - 特許庁

また更に、該ＩＣチップは、ＤＲＡＭからＰＤＵに同時に画素データのブロックを転送するパラレルバスを含み、ＰＤＵは処理された画素データを表示するために画素データブロックを処理する。例文帳に追加

Further, the IC chip includes parallel bus to transfer the block of the pixel data simultaneously to the PDU from the DRAM and processes the pixel data block in order to display the processed pixel data. - 特許庁

ホスト側パラレルバスインターフェースとデバイス側シリアルバスインターフェースの間に論理回路部を設け、両者間に介在されるコントローラを省略して同期式シリアルバス接続を実現すること。例文帳に追加

To achieve synchronous serial bus connection by providing a logic circuit part between a host side parallel bus interface and a device side serial bus interface, and omitting a controller interposed between those interfaces. - 特許庁

ＣＰＵモジュール１０とデバイスモジュール２０は、基板の厚さ方向に積層して直結可能な共通バス用のコネクタ２を有し、この共通バスは、パラレルバスとシリアルバスからなる。例文帳に追加

The CPU module 10 and the device module 20 are provided with connectors 2 for a common bus laminated in the thickness direction of the circuit board so as to be directly connected to each other, and the common bus is constituted of parallel buses and serial buses. - 特許庁

ディジタル画像処理装置のパラレルバスから画像データが盗み取られた場合にも、盗み取ったデータの内容が判らないようにして、データの悪用を防止する。例文帳に追加

To prevent abuse of image data stolen by making the contents of the stolen image data incomprehensible even if the mage data have been stolen from a parallel bas of a digital image processing apparatus. - 特許庁

また、この画像再生装置は、パラレルバス１２０を介してコントローラーボード１３０を接続することで、ディジタル複合機としての機能をもたせることができる。例文帳に追加

The image reproducing apparatus can be provided with a function as a digital multi-function machine by being connected with a controller board 130 through a parallel bus 120. - 特許庁

画像信号制御部２０２が調停することで、表面側および裏面側の画像データを１本のパラレルバスを通じてメモリーなどへ送信できる。例文帳に追加

The front side and back side image data can be transmitted through one parallel bus to a memory or the like, by arbitration due to an image signal control part 202. - 特許庁

これにより、パラレルバスに送出された画像データは、ランダムに指示された元の画像の長さの全てが判らない限り、認識することができないものとなる。例文帳に追加

As a result, the image data delivered to the parallel bas cannot be recognized unless the whole of the length of the original image indicated at random are learned. - 特許庁

本発明は、シリアルバスを用いるにも拘わらず、パラレルバスと同等の信頼性を実現することができるシリアル通信装置およびシリアル通信方法を提供することを課題とする。例文帳に追加

To provide a serial communication equipment and a serial communication method capable of realizing reliability equal to the one of a parallel bus even though a serial bus is used. - 特許庁

信号処理部１０４の出力回路最終段１０９に付加したパラレルバスドライブ回路１１１の出力などの影響により発生するノイズを除去できる撮像装置を提供する。例文帳に追加

To provide an image pickup device in which noise incident to the output from a parallel bus drive circuit 111 provided additionally to the final stage output circuit 109 at a signal processing section 104 can be removed. - 特許庁

このパラレルバスに送出された画像データは、図示しないメモリー・モジュールへ蓄積され、あるいは、ファクシミリ制御ユニットを介して公衆回線に送出される。例文帳に追加

The image data delivered to the parallel bas are accumulated in a memory module not shown or are delivered to a public line through a facsimile control unit. - 特許庁

メモリ２８から読み出されたデータ量の多い設定周期を、パラレルバスＰＢを介してカウンタ２４に入力するので、カウンタ２４への周期設定には時間がほとんどかからない。例文帳に追加

Since the setting period read from the memory 28 wherein a much data amount is processed is given to the counter 24 via a parallel bus PB, the period setting to the counter 24 takes almost no time. - 特許庁

入力された画像信号は、画像処理部３０６により処理され、バッファメモリ３０８に一旦格納された後、暗号化回路３１０により暗号化され、出力Ｉ／Ｆ３０３を介してパラレルバスに出力される。例文帳に追加

After being processed by an image processing section 306 to be stored once in a buffer memory 308, image signals input are encrypted by an encryption circuit 310 to be output to the parallel bas via an I/F 303. - 特許庁

送信側デバイス１０と受信側デバイス２０とは、送信データとこの送信データに基づくエラー訂正符号とがパラレル送信されるパラレルバス３０を通じて接続されている。例文帳に追加

A transmitting side device 10 and a receiving side device 20 are connected to each other via a parallel bus 30 that carries in parallel transmission data and an error correcting code based on this transmission data. - 特許庁

その後原稿表裏面をシーケンシャルに読出し、画像処理プロセッサ１０４でスキャナ画像処理を行い、パラレルバス１２０、画像メモリ制御部１２１を介して、フレームメモリ・ＨＤＤ１２２に格納する。例文帳に追加

Next, the face and back sides of the original are sequentially read, the image is scanned by an image processor 104, and stored in a frame memory HDD 122 via the parallel bus 120 and the image memory control part 121. - 特許庁

機能拡張時には、パラレルバス１２０を介してコントローラボードが接続され、このコントローラボードに対し各種機能別のアプリケーションがアドインされる。例文帳に追加

When the function of the base engine 100 is expanded, a controller board is attached via a parallel bus 120, and a variety of function-specific applications are added-in to the controller board. - 特許庁

本発明は、稼働ＣＰＵ間にて常時パラレルバスが使用でき、またシステムを稼動させて制御を継続させたまま故障したＣＰＵを交換保守することが可能なコントローラシステムを提供することを課題とする。例文帳に追加

To provide a controller system by which a parallel bus is constantly used in active CPUs and a failed CPU is replaced and maintained while continuing control by activating a system. - 特許庁

原稿表裏面の同時読取のように複数の画像情報が入力される場合でも、転送に用いるパラレルバスへの接続口を１つ、転送先の受信チャンネルを１つにし、かつ転送速度を高速化する。例文帳に追加

To provide a one connection part to a parallel bus used in transfer and one reception channel of a transfer destination, and to increase the transfer speed even when a plurality of pieces of image information such as the simultaneous reading of face and back sides of an original is input. - 特許庁

ＶＴＲ信号処理回路１６の最終段回路２６の出力をシフトレジスタ２８に供給して所定時間遅延させ、シフトレジスタ２８の出力をパラレルバスドライブ回路３０に供給する。例文帳に追加

This video signal processor supplies a shift register 28 with an output of a final step circuit 26 of a VTR signal processing circuit 16, delays it for a specified time, and supplies a parallel bus drive circuit 30 with an output of a shift register 28. - 特許庁

複合ＰＣカード１００は、２つの機能ブロック１０１および１０２と、コンピュータ本体側と接続するためのバスインターフェースであるパラレルバスインターフェース１０３と、パラレルバスインターフェース１０３に接続されるパラレル／シリアル変換器１０４と、パラレル／シリアル変換器１０４と２つの機能ブロック１０１，１０２をそれぞれ接続するシリアルバス１０５ａおよび１０５ｂによって構成されている。例文帳に追加

A composite PC card 100 comprises two function blocks 101 and 102, a parallel bus interface 103 that is a bus interface for connecting with a computer body side, a parallel/serial converter 104 connected to the parallel bus interface 103, and serial buses 105a and 105b for connecting the parallel/serial converter 104 to the two function blocks 101 and 102, respectively. - 特許庁

本発明の目的は、パラレル-シリアル間の等価伝送容量変換を行うデータ伝送制御装置を具備し、パラレルバス幅、シリアルレーンを独立することでカスタマイズ可能とし、独立して最適な入出力バス幅の組み合わせを実現することにある。例文帳に追加

To achieve the combination of independent optimum input and output bus width by equipping with a data transmission controller for effecting equivalent transmission capacity conversion between parallel-serial to permit customization by making a parallel bus width and a serial lane independent. - 特許庁

信号反転部１１によってすべてのバスに送信する信号が反転され、信号反転部２１によってすべてのバスから受信した信号が反転されることで、エラー検出部２２においてパラレルバス３０の故障診断が行われる。例文帳に追加

The signal inversion unit 11 inverts a signal to be sent to all the bus lines and the signal inversion unit 21 inverts the signal received from all the bus lines, which enables the error detection unit 22 to perform a failure check on the parallel bus 30. - 特許庁

受信側デバイス２０は、パラレルバス３０からの受信信号を反転する信号反転部２１と、信号反転部２１から出力された信号を基にエラー検出処理とエラー訂正処理とを実行するエラー検出部２２とを有する。例文帳に追加

The receiving side device 20 has: a signal inversion unit 21 for inverting a received signal from the parallel bus 30; and an error detection unit 22 for performing error detection and error correction based on a signal output from the signal inversion unit 21. - 特許庁

さらに、パラレルバス１２０を介して、画像メモリー・アクセス制御部１２１、コントローラー側メモリー・モジュール１２２、ファクシミリ制御ユニット１２４、画像メモリー・アクセス制御部１２１に接続されるシステム・コントローラー１３１、ＲＡＭ１３２、ＲＯＭ１３３、操作パネル１３４を備える。例文帳に追加

It further comprises an image memory access controller 121, a memory module 122 at the controller side, a facsimile control unit 124, a system controller 131 connected to the image memory access controller 121, a RAM 132, a ROM 133 and an operation panel 134 through a parallel bus 120. - 特許庁

そして、通信コントローラの受信用データメモリから読み込むデータフィールドの内容に対し、読み込んだデータに誤りがないか否かをデータフィールド内に含まれる第２の誤り検出用データを用いて判定し、メモリ異常やパラレルバス上のノイズ等によるデータ化けを検出する。例文帳に追加

Then, whether or not an error exists in read data is decided about the content of a data field read from a data memory for transmission of the communication controller by using 2nd data for error detection included in the data field, and an illegal data due to memory abnormality, noise on a parallel bus, etc., is detected. - 特許庁

メモリＩ／Ｆや液晶Ｉ／Ｆなどのデバイス間のパラレルバスを介したデータ伝送において信号線のデータ遷移数を減らし、それによって省電力化、ＥＭＩノイズ低減を実現できるデータ伝送システムを提供する。例文帳に追加

To provide a data transmission system capable of reducing the number of data transition of a signal line in data transmission via a parallel bus between devices such as a memory I/F and a liquid crystal I/F, and thus, achieving power saving, reduction of EMI noise. - 特許庁

１台の中央演算処理装置と複数の入力装置および出力装置とがパラレルバスで接続されるプログラマブル電子制御装置において、入力装置および出力装置の自己診断機能の健全性の確認を入力装置および出力装置の回路構成を複雑化せずに実現する。例文帳に追加

To provide a programmable electronic control device to which one central processing unit and a plurality of input devices and output devices are connected by a parallel bus, wherein soundness of a self-diagnostic function for the input devices and the output devices can be confirmed without complicating circuit configuration of the input devices and the output devices. - 特許庁