「内部バッファ」に関連した英語例文の一覧と使い方(2ページ目) - Weblio英語例文検索

優先制御部２１０は、送信対象ＡＴＭセルを選択する都度、該セルを格納していた内部バッファの優先順位が最も低くなるように、各内部バッファの優先順位を変更する。例文帳に追加

The priority control section 210 changes the priority of the internal buffers so as to place the lowest priority to the internal buffer having stored the transmission object ATM cell every time selecting the transmission object ATM cell. - 特許庁

さらに、出力バッファ制御回路は、新たな制御線および端子を増設することなく、出力バッファ制御回路を構成でき、新たなプログラムによって制御情報を内部メモリーに書き込む必要がない出力バッファ制御回路を提供することにある。例文帳に追加

A reset signal, i.e., a data fetching signal is inputted to a latch control circuit 2a, the data are fetched by the circuit 2a when the data are inputted from an output terminal during a reset period and the latch output is decided in a reset cancel mode. - 特許庁

共有メモリインターフェイス４は、メインバスＢ１に対応するバッファメモリ１２ａと内部バスＢ２に対応するバッファメモリ１２ｂとを有し、バッファメモリ１２ａ，１２ｂは、共有メモリ３に対する読出時と書込時とにおいてデータを一時的に保持する。例文帳に追加

The shared memory interface 4 includes a buffer memory 12a corresponding to the main bus B1 and a buffer memory 12b corresponding to the internal bus B2, and the buffer memories 12a and 12b are configured to temporarily store data in the case of reading and writing data in the shared memory 3. - 特許庁

データバスに接続される外部端子４１，４２側に、各内部バッファ２３〜２６と接続され、上位１６ビット側のデータを保持する外部バッファ３１，３２と、下位１６ビット側のデータを保持する外部バッファ３３，３４を設ける。例文帳に追加

The external terminals 41, 42 connected to the data bus are provided with external buffers 31, 32 connected to the respective internal buffers 23 to 26 to hold the data of the high order 16-bit side, and external buffers 33, 34 for holding the data of the low order 16-bit side. - 特許庁

入力ポート１_1の小容量バッファB1-1だけが転送を行っており、入力ポート１_4では転送しようとするセルを小容量バッファB4-1に蓄積しているような状態が連続して生じる場合、小容量バッファB4-1の内部に同じ宛先の複数のセルが蓄積される。例文帳に追加

When a state continuously takes places that a small capacity buffer B1-1 of one input port transfers cell data and a small capacity buffer B4-1 of other port stores cells to be transferred, the small capacity buffer B4-1 stores a plurality of cells of the same destination. - 特許庁

内部バッファのサイズを優先順位によって自動的に、優先順位の高いデータはより効率の良いバッファサイズに、通信速度の遅いインターフェースはバッファサイズを小さくし、処理の効率化を図ることにより、データ受信から処理終了までの時間が速くなる。例文帳に追加

The size of an internal buffer is automatically changed in accordance with priority so that a more efficient buffer size is given for data having a high priority and a smaller buffer size is given for an interface having a low communication speed, whereby processing is efficiently performed to shorten the time from data reception to processing termination. - 特許庁

また、データトレース部２００はサンプリング実行部２１０と、内部がサンプリングバッファ１およびサンプリングバッファ２に２分されているサンプリングバッファ２２０と、サンプリングバッファ切替部２５０と、画面制御部２３０と、サンプリング条件設定部２４０と、操作入力制御部２６０と、を有している。例文帳に追加

Also, the data trace part 200 is provided with a sampling execution part 210; a sampling buffer 220 whose inside is divided into a sampling buffer 1 and a sampling buffer 2; a sampling buffer switching part 250; an image control part 230; a sampling condition setting part 240; and an operation input control part 260. - 特許庁

２つのクロックバッファを備えたクロック発生回路においてそれらクロックバッファの論理しきい値にずれが生じた場合でも正常な２つの内部クロック信号を発生することが可能なクロック発生回路を提供する。例文帳に追加

To provide a clock generating circuit which can generate two normal internal clock signals even when deviation occurs in a logic threshold value of a clock buffer in a clock generating circuit provided with two clock buffers. - 特許庁

半導体チップ１において内部回路領域２内に集積回路が形成され、バッファ領域４ａ〜４ｄ内に複数のバッファ回路が形成されている。例文帳に追加

An integrated circuit is formed in an inner circuit region 2 in a semiconductor chip 1, and plural buffer circuits are formed in buffer regions 4a to 4d. - 特許庁

本発明によれば、入力バッファの動作や内部クロックを停止させることなく、入力バッファとラッチ回路との間で発生する消費電力を効果的に低減することが可能となる。例文帳に追加

According to the present invention, power consumption generating between the input buffer and the latching circuit is reducible effectively, without having the input buffer operation or the internal clock halted. - 特許庁

第１の送信速度が、前記第２の送信速度と異なる場合に、前記第１のバッファは、前記内部バスと前記外部集積回路間バスとの間で送信されたデータをバッファリングするように動作できる。例文帳に追加

When the first transmission rate differs from the second transmission rate, the first buffer can be operated to buffer data transmitted between the internal bus and the external inter-integrated circuit bus. - 特許庁

その際、処理データを内部のキャッシュメモリ１５，１６に保持した後、データバッファ２４にフラッシュし、該データバッファ２４を介して処理データを受け渡しながら処理を進めていく。例文帳に追加

In that case, processing data are held in internal cache memories 15, 16 and then made flush in a data buffer 24 and processes are progressed while delivering the processing data via the data buffer 24. - 特許庁

マクロ設計ステップは、垂直方向及び水平方向に横断するように外部配線可能な内部配線禁止領域及び外部配線のためのリピータとしてのバッファを配置可能なバッファ配置可能領域を予め確保する。例文帳に追加

The macro design step ensures a region which inhibits internal wiring but allows external wiring, vertically and horizontally traversing thereover, and a region in which buffers that serve as repeaters for external wiring can be arranged. - 特許庁

データ処理システムは、画像データを第１のフレームバッファに記憶し、そしてその第１のフレームバッファ内の画像データから発生された画像をデータ処理システムの内部ディスプレイ装置に表示する。例文帳に追加

The data processing system stores the image data in a first framebuffer and displays an image generated from the image data in the first framebuffer, on an internal display device of the data processing system. - 特許庁

バッファー手段６０は、外側シール部材８０に対して円管３０および円管５０の内部の空間３１，５１と反対側に位置するバッファー空間６１と回転電機１の機外の空間２とを仕切っている。例文帳に追加

The buffer means 60 partitions a buffer space 61 opposite to the internal spaces 31 and 51 of the tubes 30 and 50 with respect to an outer seal 80, from an outside space 2 of the rotating electric machine 1. - 特許庁

前記内部出力線は、前記ページバッファのメインラッチデータのいずれか一つが論理“Ｈ”であると、前記ページバッファの残りメインラッチデータの論理状態にかかわらず、接地電圧に駆動される。例文帳に追加

If either one of main latch data of the page buffer is logic "H", the internal output line is driven by ground voltage regardless of the logic states of the residual main latch data. - 特許庁

すると、バースト出力中にバッファに空きができた時に内部アクセス許可と同時にデータを送ることができ、バッファ容量を越えたバースト長の出力が可能になる。例文帳に追加

Then the lead data can be transmitted concurrently with the inner access permissions, when free space is generated in the inner buffer during the burst outputs and output the burst outputs with burst lengths exceeding the buffer capacity. - 特許庁

冷却ボックス２０の内部にはバッファ空間２１が内蔵され、そのバッファ空間２１に連通する複数の噴出孔２２が冷却ボックス２０の底部およびリフレクタ５２を貫通して穿設されている。例文帳に追加

A buffer space 21 is built inside the cooling box 20, and a plurality of jetting holes 22 communicated with the buffer space 21 are perforated through the bottom part of the cooling box 20 and the reflector 52. - 特許庁

冷却ボックス２０の内部にはバッファ空間２１が内蔵され、バッファ空間２１に連通する複数の噴出孔２２が冷却ボックス２０の底部およびリフレクタ５２を貫通して穿設されている。例文帳に追加

A buffer space 21 is built into the cooling box 20, and many blowout holes 22 in communication with the buffer space 21 are drilled to run through the bottom of the cooling box 20 and the reflector 52. - 特許庁

認識器３５は、観測バッファ３３および行動出力バッファ３９に記憶されている情報、並びに内部モデルデータに基づいてノードを認識する。例文帳に追加

A recognition unit 35 recognizes a node based on the information stored in an observation buffer 33 and the action output buffer 39 and the internal model data. - 特許庁

パケットキューイング装置１がＷＡＮ側受信部１１にて受信するパケットは外部バッファメモリ６１に記憶し、ＬＡＮ側受信部４１−１〜４にて受信するパケットは内部バッファメモリ５０に記憶する。例文帳に追加

The packet queuing device 1 stores a packet to be received by a WAN side receiving section 11 in an external buffer memory 61, and stores a packet to be received by LAN side receiving sections 41-1 to 4 in an internal buffer memory 50. - 特許庁

また、両パケットは同一のＱｏＳ制御部３１にて制御され、外部バッファ記憶部６１に記憶されたパケットが内部バッファ記憶部５０に記憶されずにＬＡＮ側送信部５６−１〜４から送信される。例文帳に追加

In addition, both packets are controlled by the same QoS control section 31, the packet stored in an external buffer storage section 61 is transmitted from LAN side transmitting sections 56-1 to 4 without being stored in an internal buffer storage section 50. - 特許庁

つり合いおもりの整風効果を高め、かつバッファ作動時にバッファをつり合いおもり内部へ進入させることができるエレベータのつり合いおもりを提供する。例文帳に追加

To provide a balance weight of an elevator capable of heightening an air-conditioning effect of the balance weight and advancing a buffer inside the balance weight at the time of actuation of the buffer. - 特許庁

ノズル本体１６０の内部にはノズル長手方向に一端部から他端部まで延在するガスバッファ室１６４，液体バッファ１６６、霧化部１７２、ミスト通路１６３が設けられている。例文帳に追加

A gas buffer chamber 164, a liquid buffer 166, an atomization part 172, and a mist passage 163 which extend from one end to the other end in the nozzle longitudinal direction are provided in the inside of the nozzle body 160. - 特許庁

この自動生成に際しては、外部信号と内部信号とを対応させるとともに、両信号間に配置するバッファを決定し、両信号名と決定したバッファとを対応させてＩ／Ｆ情報テーブルに記録する。例文帳に追加

When automatically generating the I/F information table, an external signal is made to correspond to an internal signal, a buffer to be disposed between the both signals is determined, and the both signal names are made to correspond to the determined buffer and recorded in the I/F information table. - 特許庁

最初に転送を行った入力ポート１_1の小容量バッファB1-1が転送を終了し、入力ポート１_4が転送を行う場合、小容量バッファB4-1の内部に蓄積されたセルをバス２０を介して一括して転送できる。例文帳に追加

In the case that the small capacity buffer B1-1 of the one input port transferring cells first completes its transfer and the other input port 14 transfers cells, the cells stored in the small capacity buffer B4-1 are transferred in a lot via a bus 20. - 特許庁

生成された内部クロック信号は、バッファ１３を介して内部クロック信号を必要とする各マクロセルに分配される。例文帳に追加

The produced internal clock signal is distributed through a buffer 13 to macro cells each requiring the internal clock signal. - 特許庁

コマンドラッチ回路は、コマンドバッファを介して供給される内部コマンド信号を第１内部クロック信号に同期して取り込む。例文帳に追加

A command latch circuit takes in an internal command signal supplied through a command buffer synchronizing with the first internal clock signal. - 特許庁

このため、マスク回路２６によるバッファ回路２０と内部回路３０との切り離しにより、内部回路３０への貫通電流を防止することができる。例文帳に追加

Accordingly, separation of the buffer circuit 20 and the internal circuit 30 by a mask circuit 26 can inhibit through-current to the internal circuit 30. - 特許庁

演算補助回路５０は、内部演算回路５２と、ＣＰＵ４０および内部演算回路５２の両方がアクセス可能なバッファ５４〜５８とを備える。例文帳に追加

The arithmetic auxiliary circuit 50 is provided with an internal arithmetic circuit 52 and buffers 54 to 58 accessible from the CPU 40 and the internal arithmetic circuit 52. - 特許庁

ＶＭの動作中、ＶＭの内部動作に関するステータス情報が、内部メモリのバッファに格納される。例文帳に追加

During operation of the VM, status information about internal operation of the VM is stored in a buffer of an internal memory. - 特許庁

内部メモリ選択部１３と、内部メモリバッファ１１ａ、１２ａ、切替ゲート１４、１５が設けられている。例文帳に追加

There are provided an internal memory selecting part 13, internal memory buffers 11a and 12a, and switching gates 14 and 15. - 特許庁

演算補助回路５０は、内部演算回路５２と、ＣＰＵ４０および内部演算回路５２の両方がアクセス可能なバッファ５４〜５８とを備える。例文帳に追加

The calculation assisting circuit 50 is provided with an internal arithmetic circuit 52 and buffers 54-58 which are accessible from both the CPU 40 and circuit 52. - 特許庁

プリンタ１では、内部データクリア要求を受信すると、内部バッファに記憶する全てのページの描画情報を消去する。例文帳に追加

When the internal data clear request is received, in the printer 1, the plotting information of all pages stored in the internal buffer is erased. - 特許庁

メモリコントローラと、ＤＲＡＭを搭載したメモリモジュールとを備えたメモリシステムにおいて、メモリモジュール上にバッファを搭載し、このバッファとメモリコントローラとをデータ配線、コマンド・アドレス配線、及び、クロック配線によって接続し、メモリモジュール上のＤＲＡＭとバッファとを内部データ配線、内部コマンド・アドレス配線、及び、内部クロック配線によって接続した構成を有する。例文帳に追加

In the memory system comprising the memory controller and a memory module mounted with DRAMs, a buffer is mounted on the memory module, the buffer and the memory controller are connected to each other via data wiring, command/address wiring, and clock wiring, the DRAMs and the buffer on the memory module are connected to each other via internal data wiring, internal command/address wiring, and clock wiring. - 特許庁

クロックバッファ１，２とパルス幅制御回路３との間にクロックバッファ１から出力される内部クロック信号ＩＣＬＫ１１とクロックバッファ２から出力される内部クロック信号ＩＣＬＫ２１との両方が活性化されると内部クロック信号ＩＣＬＫ１２およびＩＣＬＫ２２を活性化するクロック活性化回路５０を設ける。例文帳に追加

This circuit is provided with a clock activating circuit 50 which activates internal clock signals ICLK12 and ICLK22 when both of an internal clock signal ICLK11 outputted from the clock buffer 1 and an internal clock signal ICLK21 outputted from the clock buffer 2 are activated between clock buffers 1, 2 and a pulse width control circuit 3. - 特許庁

内部回路７からの信号を出力する複数の出力端子３と、複数の出力端子３と内部回路７の間にそれぞれ設けられたバッファ回路４，５，６・・・と、特定のバッファ回路４と接続され、内部回路７からの信号を遅延させる遅延回路８とを備える。例文帳に追加

This tester includes a plurality of output terminals 3 for outputting a signal from an internal circuit 7, buffer circuits 4, 5, 6 respectively disposed between the plurality of output terminals 3 and the internal circuit 7, and a delay circuit 8 connected to the specified buffer circuit 4 to delay a signal from the internal circuit 7. - 特許庁

出力バッファの少なくとも一部と実質的に同じ回路構成を有するレプリカバッファ１１０，１２０，１３０と、キャリブレーションコマンドＺＱＣの発行に応答して内部クロックＺＱＣＬＫを生成するオシレータ回路１５１と、内部クロックＺＱＣＬＫに同期してレプリカバッファ１１０，１２０，１３０のインピーダンスを制御する制御回路１４０とを備える。例文帳に追加

The calibration circuit includes replica buffers 110, 120 and 130 having the circuitry substantially identical to an output buffer at least partially, an oscillator circuit 151 which generates an internal clock ZQCLK in response to issue of a calibration command ZQC, and a control circuit 140 which controls the impedance of the replica buffers 110, 120 and 130 in synchronism with the internal clock ZQCLK. - 特許庁

メッセージテキストは内部のバッファ領域に格納されており、保存や変更を行う場合にはアプリケーション側でコピーする必要がある。例文帳に追加

The message-text is contained in an internal buffer area and should be copied by the application if it is to be saved or modified.  - JM

は内部のバッファ領域へのポインタを返す。 ここにはヌル文字で終端されたメッセージ文字列が格納されている。例文帳に追加

returns a pointer to an internal buffer area containing the null-terminated message string.  - JM

Linux カーネルの内部で良く利用されるオブジェクト(バッファヘッド、i-ノード、ディレクトリ・エントリなど)は、それぞれ自分用のキャッシュを備えている。例文帳に追加

Frequently used objects in the Linux kernel (buffer heads, inodes, dentries, etc. )have their own cache.  - JM

Linux は、送受信バッファの半分を内部のカーネル構造体で用いると仮定している。 したがって sysctl はネットの回線上での大きさの 2 倍になる。例文帳に追加

Linux assumes that half of the send/receive buffer is used for internal kernel structures; thus the sysctls are twice what can be observed on the wire.  - JM

ドライバは内部バッファを使い、その大きさは少なくともテープの1 ブロックを保持できるように取られる。例文帳に追加

The driver uses an internal buffer that has to be large enough to hold at least one tape block.  - JM

ドライバの内部バッファのサイズはコンパイル時の定数で定義される。 これはカーネルの起動時オプションによって上書き可能である。例文帳に追加

The driver's internal buffer size is determined by a compile-time constant which can be overridden with a kernel startup option.  - JM

Copyこのコマンドはイメージのハイライト領域の内容をアプリケーション内部のカット・アンド・ペーストバッファにコピーする。例文帳に追加

This command copies the contents of the highlighted image area into the internal cut and paste buffer. - XFree86