「内部バッファ」に関連した英語例文の一覧と使い方(5ページ目) - Weblio英語例文検索

オプションの sizehint 引数が存在すれば、EOFまで読み出す代わりに完全な行を全体で大体 sizehint バイトになるように(おそらく内部バッファサイズを切り詰めて) 読み出します。例文帳に追加

If the optional sizehint argument is present, instead of reading up to EOF, whole lines totallingapproximately sizehint bytes (possibly after rounding up to an internal buffer size) are read. - Python

バッファインタフェースは、あるオブジェクトの内部データを一連のデータチャンク (chunk) として見せるモデルを外部から利用できるようにします。 各チャンクはポインタ/データ長からなるペアで指定します。例文帳に追加

The buffer interface exports a model where an object can expose its internal data as a set of chunks of data, where each chunk is specified as a pointer/length pair. - Python

厳密に言えば、``整列させる (to marshal)'' とは、あるデータを(例えば RPC バッファのように) 内部表現形式から外部表現形式に変換することを意味し、``非整列化 (unmarshalling)'' とはその逆を意味します。例文帳に追加

Strictly speaking, ``to marshal'' means to convert some data from internal to external form (in an RPC buffer for instance) and ``unmarshalling'' for the reverse process. - Python

Pasteこのコマンドは、ハイライト領域を持っている他のビットマップアプリケーションがあるかどうか、また内部のカット・アンド・ペーストバッファにデータがないかどうか調べ、これらのデータをイメージにコピーする。例文帳に追加

Paste This command will check if there are any other bitmap applications with a highlighted image area, or if there is something in the internal cut and paste buffer and copy it to the image. - XFree86

入力バッファ活性化回路１３は内部チップセレクト信号ＩＣＳＢの立下りに同期してハイになるパワーダウン信号ＰＷＤＮＢを出力する。例文帳に追加

The input buffer activating circuit 13 outputs a power-down signal PWDNB which becomes high in synchronization with the falling of the internal chip select signal ICSB. - 特許庁

クロックバッファ３１の内部抵抗を変更することにより、下流側ブロック３４と他のブロック３３との間のスキューを概ね等しくすることが可能である。例文帳に追加

Skew can be substantially equalized between the downstream block 34 and other block 33 by altering the inner resistance of the clock buffer 31. - 特許庁

データ／ストローブ出力バッファ（４ｂ）は、ＤＬＬ回路（１０）からの出力用内部クロック信号ＤＬＬＣＬＫと出力イネーブル信号（ＯＥ）とに従ってデータの出力を実行する。例文帳に追加

A data/strobe output buffer 4b outputs data conforming to an internal clock signal for output DLLCLK from a DLL circuit 10 and an output enable-signal OE. - 特許庁

自動ブーティングシステム５はＮｏｎ−ＸＩＰ型保存メディア制御装置４０と、内部バッファリング領域３０と、マルチ保存メディア制御装置２０とを含む。例文帳に追加

This automatic booting system 5 includes a Non-XIP type storage media controller 40, an internal buffering area 30 and a multi-storage media controller 20. - 特許庁

ここで、内部バス１４７，１４８のバス幅、メモリＩ／Ｆ回路１４５のデータ入出力のデータ幅、並びにＦＩＦＯ回路１４４_1 〜１４４_4 のバッファ幅は共に６４ビットである。例文帳に追加

The bus widths of internal buses 147 and 148, the data input/output width of the circuit 145 and the buffer widths of circuits 1441-1444 are all set at 64 bits. - 特許庁

また、クロック入力バッファ１０には、クロック信号ＣＬＫ及び内部クロックイネーブル信号ＩＮＣＥが入力され、その論理積の反転を出力するＮＡＮＤ回路を設ける。例文帳に追加

Moreover, a clock signal CLK and the internal clock enable signal INCE are input into the clock input buffer 10, and a NAND circuit which outputs the reverse of logical multiplication is provided. - 特許庁

入力バッファ１０１は互いに相補の外部データ信号ＥＸＴＤＱおよびＺＥＸＴＤＱを受けて内部データ信号ＤＩＮを出力する。例文帳に追加

The input buffer 101 receives external dada signals EXTDQ and ZEXTDQ being complementary mutually and outputs an internal data signal DIN. - 特許庁

バッファタンク３１はその内部に貯蔵された空気を燃料供給ポンプ５の起動時に燃料タンク５内に放出するように構成されている。例文帳に追加

The buffer tank 31 is structured so as to discharge air stored in its inside to the inside of the fuel tank 5 when starting the fuel supply pump 5. - 特許庁

そして入力バッファ回路２１は、書込みデータの入力電圧ＤＩＮを基準電圧ＶＲＥＦと比較し、その比較結果に応じた出力データを内部回路へ出力する。例文帳に追加

And, the input buffer circuit 21 compares input voltage DIN of write-in data with the reference voltage VREF, and outputs output data in accordance with the comparison result to an internal circuit. - 特許庁

画像解析部２０内部の傾き検出部２１は、バッファ１２から読み出した画像フレームを一文字相当の大きさのメッシュに分割し、各メッシュ内の傾き成分を算出する。例文帳に追加

A tilting detection section 21 inside an image analysis section 20 divides the image frame read from the buffer 12 into meshes each having a size corresponding to one character and calculates a tilting component in each mesh. - 特許庁

フレームバッファ１７４−１，１７４−２の内部は、複数の保持エリアに分割され、再生処理及び編集処理等の処理毎にこれらの保持エリアが動的に割り当てられるようになっている。例文帳に追加

The inside of the frame buffers 174-1 and 174-2 is divided into a plurality of holding areas, and these areas are dynamically assigned for each processing, such as playback processing and editing processing. - 特許庁

前記内部出力線はページバッファーそれぞれの出力ドライバーによって接地電圧に駆動されるので、ワイヤードオア方式によるプログラム確認読出しが可能である。例文帳に追加

Because the internal output line is driven to a ground voltage by an output driver of each page buffer, the program verifying readout by the wired-OR system is permitted. - 特許庁

各パケット転送装置に大容量の内部バッファを設ける必要がなく、輻輳によるパケットの廃棄を確実に回避することのできるパケット処理システムを提供する。例文帳に追加

To provide a packet processing system capable of positively avoiding discard of a packet due to congestion without requiring the necessity of providing a large-capacity internal buffer to each packet transfer device. - 特許庁

前段階のスクロール処理により得られた内部バッファの空間に、ステップ３０２で得られたスリット画像をコピーし、現在のパノラマ画像を得る（ステップ３０７）。例文帳に追加

The slit image obtained by the step 302 is copied in the space of the internal buffer which is obtained by the scroll processing of the preceding step to obtain a current panoramic image (step 307). - 特許庁

半導体集積回路装置は、外部接続用パッド１と、静電放電保護回路２と、出力回路３と、出力プリバッファ回路４と、出力信号固定用回路１９と、内部回路２１とを備えている。例文帳に追加

The semiconductor integrated circuit device comprises a pad 1 for external connection, an electrostatic discharge protective circuit 2, an output circuit 3, an output buffer circuit 4, an output signal fixing circuit 19, and an internal circuit 21. - 特許庁

一方、回線エラーが生じても、内部バッファに余裕がある場合は、デコード時に前フレームからの情報を元に、擬似的な信号を生成するエラー隠蔽処理を行うことを特徴とする。例文帳に追加

Meanwhile, when the internal buffer has a margin even when the line error occurs, error concealing processing is performed for creating a pseudo error on the basis of information from a preceding frame when decoding. - 特許庁

外部入力信号を内部信号に変換する入力バッファ回路においてトランジスタ特性に基づく信号波形の歪みを抑制することにより高速なデータ転送を可能とする半導体装置を提供する。例文帳に追加

To provide a semiconductor device which enables a high-speed data transfer by suppressing the distortion of a signal waveform based on transistor characteristics at an input buffer circuit for converting an external input signal into an internal signal. - 特許庁

この構成では、内部バッファとしてのメモリ部８２に画像データの一部を格納して、そのデータを利用して歪補正処理のための補間演算を行うことができる。例文帳に追加

With the above constitution, the memory section 82 acting like an internal buffer stores part of the image data and the processing section 8 can carry out the interpolation arithmetic operation for the distortion correction processing by utilizing the stored data. - 特許庁

チップセレクト信号の非活性化に応答して、入力バッファの動作や内部クロックを停止させることなく消費電力を低減可能な同期式半導体装置を提供する。例文帳に追加

To provide a synchronous semiconductor device, the power consumption of which is reducible without causing stoppage of an input buffer operation or an internal clock, in response to deactivation of a chip select signal. - 特許庁

半導体装置１０の内部において、外部負荷を駆動する出力バッファ素子１１と信号出力用の電極パッド１３との間に可変抵抗回路１４が接続されている。例文帳に追加

In a semiconductor device 10, a variable resistance circuit 14 is connected between an outer buffer element 11 which drives an outer load and an electrode pad for signal output 13. - 特許庁

このため、バスマスタは、スレーブ側内部のバッファ状態の如何にかかわらず、転送実行を待たされることがなくなり、システムトータルの処理性能が向上する。例文帳に追加

Thus, the bus master is not kept waiting for execution of a transfer, irrespective of the state of the buffer within the slave, thereby improving the processing performance of the entire system. - 特許庁

また周辺回路は、隣接する２つのＩ／Ｏバッファセルに所定の間隔を持たせるように内部回路の外周部に沿って配置されたブランクセル２０６を備える。例文帳に追加

The peripheral circuit has a blank cell 206 arranged along the periphery of the internal circuit so that the adjacent two I/O buffer cells have a predetermined interval. - 特許庁

半導体装置の内部回路領域に設けたＩ／Ｏバッファに、通常信号配線に干渉しない配線によってテスト信号を入力する半導体装置を提供する。例文帳に追加

To provide a semiconductor device wherein test signals are inputted into an I/O buffer located in an internal circuit region by means of a wiring which usually does not interfere with a signal wiring. - 特許庁

選択された圧縮条件は内部バッファ２４に設定され、圧縮処理部２４で設定された圧縮条件でレイヤ画像データ１２が圧縮され、圧縮されたレイヤ画像データ２０が出力される。例文帳に追加

The selected compression condition is set to the internal buffer 24, the layer image data 12 under the compression condition set by the compression processing section 24, and compressed layer image data 20 are outputted. - 特許庁

フラッシュメモリ１における所定１ブロックの内容を書き換える場合、ページバッファ５、６の各アドレスに１対１に対応するフラグ回路７内部の１２８個のフラグの状態をフラグ検出回路８で検出する。例文帳に追加

When the contents of a prescribed one block in a flash memory 1 is rewritten, the states of 128 flags inside of a flag circuit 7 corresponding to each address of page buffers 5, 6 in one to one is detected by a flag detecting circuit 8. - 特許庁

優先制御部２１０は、各内部バッファから最も優先レベルの高いＡＴＭセルを選択し、さらにその中から最も優先レベルの高いＡＴＭセルを送信対象ＡＴＭセルに選択する。例文帳に追加

A priority control section 210 selects ATM cells with the highest priority level among cells in each internal buffer and selects the ATM cell with the highest priority level among the selected ATM cells as a transmission object ATM cell. - 特許庁

内部制御信号/CE発生回路１６は、制御信号/CEのみをピン/ceから入力バッファ１２を介して外部から入力し、この制御信号/CEのみに応答して該１チップを動作可能な状態に設定する。例文帳に追加

An internal control signal/CEgenerating circuit 16 inputs externally only a control signal /CE from a pin/ce through an input buffer 12, responding to only this control signal/CE, and sets one chip to an operable state. - 特許庁

内部回路５４〜６０は、クロックバッファ５２から与えられるクロック信号の位相を調整するクロック調整回路７２，７６，８０，８４をそれぞれ含む。例文帳に追加

Internal circuits 54 to 60 respectively include clock-adjusting circuits 72, 76, 80 and 84 to adjust the phases of clock signals given by a clock buffer 52. - 特許庁

データ出力のための電源ＶＤＤＱと、内部回路において使われる電源ＶＤＤＰとが異なる場合にもデータ出力時のスキューを生じないデータバッファ回路を提供すること。例文帳に追加

To provide a data buffer circuit that does not cause skew at a data output even when a power supply VDDQ for a data output is different from a power supply VDDP used in an internal circuit. - 特許庁

バッファ回路２０は、入力端子１０に供給される電圧ＶＤＤ又は電圧ＧＮＤを表す信号をマスク解除信号ＭＡＳＫ“Ｈ”に応じて内部回路３０に出力する。例文帳に追加

The buffer circuit 20 outputs a signal representing a voltage VDD or a voltage GND supplied to the input terminal 10 to the internal circuit 30 in accordance with the mask cancellation signal MASK"H". - 特許庁

外部クロック発生回路４０は、内部動作モードにエントリしていないときには、「Ｈ」レベルのモード指示信号ＲＤＹを受けて、ライトコマンドバッファ信号ＴＸＬＷＥに同期した外部クロック信号Ｔ１を発生する。例文帳に追加

When not entering an internal operation mode, an external clock generation circuit 40 receives an "H" level mode instruction signal RDY, and generates an external clock signal T1 synchronized with a write command buffer signal TXLWE. - 特許庁

これにより、吸引ポンプ１４２につながる一方、フェイス面２２Ｋｓのインク吐出口にはつながらないバッファ空間がキャップフレーム５２の内部に形成される。例文帳に追加

Consequently, a buffer space which is connected to a suction pump 142 while unconnected to an ink ejection port of the face surface 22Ks is formed inside the cap frame 52. - 特許庁

すると、スイッチ回路部３１において、チップ内部の複数のタイミング制御信号（Ｓｉ）がデータＤｉに変換されて、データ入出力バッファ回路部２３へと送られる。例文帳に追加

Then, a plurality of timing control signals (Si) inside of a chip are converted to data Di in the switch circuit section 31, and sent to a data input/output buffer circuit section 23. - 特許庁

適当な間隔である内部パケットの隙間を検知すると、追加のパケットが挿入され、高帯域幅チャネルにおけるいくつかの到来するパケットが緩衝バッファに記憶される。例文帳に追加

When a gap of an internal packet that is at a suitable interval is detected, the extra packet is inserted and some arrival packets in the high bandwidth channel are stored in a buffer. - 特許庁

メモリ交差制御回路の書込み制御回路３１は自系メモリライトアクセスあるいは他系からのメモリ交差バス経由の転送データを内部バッファであるＦＩＦＯ３２に書込む。例文帳に追加

A writing control circuit 31 of a memory cross control circuit writes transfer data through its own system memory write access or the other system memory cross bus in an FIFO 32 being an inside buffer. - 特許庁

バッファ回路３１は、内部出力信号Ｏ１１が入力され、外部出力端子Ｔ１１を介して外部に外部出力信号Ｏ１２を出力する。例文帳に追加

A buffer circuit 31 receives an internal output signal O11 and externally outputs an output signal O12 to the outside via the external output terminal T11. - 特許庁

クロスバスイッチ内部よりも低速なスループットのパケット転送エンジン等からポート１３１を介して入力されたセルは、受信バッファ１３２に保持される。例文帳に追加

A cell inputted from a packet transfer engine or the like of throughput of a lower speed than the inside of the crossbar switch via a port 131 is held in a reception buffer 132. - 特許庁

タイミング制御回路（ＳＭＤＦ１１）には基準クロック信号（clkin１１）が入力され、これを用いて内部クロック（dclk１１）を生成し、バッファ回路（ＢＵＦ１１）を通して外部クロック（clkout１１）を生成する。例文帳に追加

A reference clock signal clkin11 is inputted to a timing control circuit SMDF11, which generates an internal clock dclk11 by using the signal clkin11 and an external clock clkout11 generated through a buffer circuit BUF11. - 特許庁

ホストコンピュータ３から出力されたライトデータは、ＣＤ−Ｒ装置１内のデータ転送レート計測部Ａへ入力され、内部のデータバッファに蓄えられる。例文帳に追加

Write-data outputted from a host computer 3 is inputted to a data transfer rate measuring section A, and stored in a data buffer of the inside. - 特許庁

ヘッダ抽出・検索法判定部６１１は抽出指示に応答してパケットバッファ１００から抽出した内部ヘッダ情報から検索キーを生成する。例文帳に追加

The header extracting and retrieving method judging part 611 creates a retrieval key from internal header information extracted from the packet buffer 100 in response to the extraction instruction. - 特許庁

その出力であるアナログ信号ＡＳ１１、ＡＳ１２は、１／２に分割されたｎ出力ビットセル４に各々入力され、ビットセル内部でサンプルホールドして、出力バッファを介して出力される。例文帳に追加

Analog signals AS11, AS12 being their outputs are inputted respectively to n-output bit cells which are divided into halves and the signals are subjected to sample-and-hold at insides of the bit cells to be outputted via buffers. - 特許庁