「内部バッファ」に関連した英語例文の一覧と使い方(6ページ目) - Weblio英語例文検索

半導体集積回路装置は、昇圧回路１と、レベル検知回路２と、内部電圧発生回路３と、アドレスバッファ（ＡＤＢ）４と、アドレスデコーダ（ＲＤＣ）５と、メモリセルアレイ（ＭＣＡ）６とを備える。例文帳に追加

The semiconductor integrated circuit device is provided with a boosting circuit 1, a level detection circuit 2, an internal voltage generation circuit 3, an address buffer (ADB) 4, an address decoder (RDC) 5, and a memory cell array (MCA) 6. - 特許庁

バレルシフト回路において、シフト回路内部でバッファーを挿入した場合とほぼ同等の演算速度を有し、さらに消費電力を削減できる演算処理装置を提供することを目的とする。例文帳に追加

To obtain an arithmetic operation processor which has an operation speed that is almost equal to when a buffer is inserted inside a shift circuit and can further reduce power consumption in a barrel shift circuit. - 特許庁

外部メモリ制御回路１３は、バッファＲＡＭ１９に格納されたデータを内部ＲＡＭ１６へ出力すると共に、ＥＤＣ処理回路１４へ出力する。例文帳に追加

An external memory control circuit 13 outputs the data stored in the buffer RAM 19 to an internal RAM 16 and an EDC processing circuit 14. - 特許庁

バンクポインタ（１）において、アドレスバッファ（９０１）からのアドレス信号（ＡＥ，ＡＩ）の所定のバンクアドレスの一致／不一致に従って、実行すべき動作モードを指定する信号を生成して内部制御回路（２）へ与える。例文帳に追加

In a bank pointer (1), a signal specifying an operation mode to be performed is generated according to the coincidence/uncoincidence of the prescribed bank addresses of address signals (AE, AI) from an address buffer (901) and it is given to an internal control circuit (2). - 特許庁

プリバッファ５８は、内部出力ノード１４とＰＭＯＳトランジスタ１０のドレインとの間に制御信号電圧変化調整回路５９を接続する構成とする。例文帳に追加

A pre-buffer 58 is configured to connect a control signal voltage change adjustment circuit 59 between an internal output node 14 and a drain of a PMOS transistor 10. - 特許庁

また、コアチューブまたはバッファチューブは、樹脂および高アスペクト比充填材の両方を含んだ外部層と、高アスペクト比充填材のない樹脂を含んだ内部層の２つの層を備えている。例文帳に追加

Also, the core tube or the buffer tube is provided with two layers which are an outer layer including both resin and high aspect ratio fillers and an inner layer including the resin without the high aspect ratio fillers. - 特許庁

トライステートバッファ１２がディスエーブルとなっても、主データバス１３の信号ラインを所定レベルにシフトすることにより、テストインターフェイス回路２０の内部での貫通電流やゲートレベルの不定を回避する。例文帳に追加

Even if a try state buffer 12 becomes disabled, instability of pass-though current and gate level inside a test interface circuit 20 is prevented, by shifting a signal line of the main data bus 13 to the prescribed level. - 特許庁

本発明の不揮発性メモリ装置のテスト方法は、テスト時に、メモリセルがプログラムされるとき毎にテストデータを外部からローディングしてくる代わりに、テストデータを半導体メモリ装置の内部のバッファに貯蔵して置く。例文帳に追加

In the testing method for the nonvolatile memory device, test data are stored and held in a buffer in the semiconductor memory device when a test is conducted instead of loading the test data from outside each time memory cells are programmed. - 特許庁

内部制御信号/CE発生回路１６は、ピンａ19から入力バッファ１３を介してのアドレス信号A19の“Ｈ”及び“Ｌ”に応答して、２チップのいずれかを選択する。例文帳に追加

The internal control signal/CE generating circuit 16 selects either of two chips responding to 'H' and 'L' of an address signal A19 through the input buffer 13. - 特許庁

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。例文帳に追加

A compression/decompression part 22 uses in common a buffer memory 23 for converting a data rate as a memory for compression processing so as to compress SDI data and reduce the amount of internal data transfer. - 特許庁

固体メモリは、入来データが少なくとも１つのページにプログラミングされる前に入来データストリームを一時的に格納するための内部バッファを含む。例文帳に追加

The solid memory includes an internal buffer for temporarily storing the incoming data streams before the incoming data are programmed into at least one page. - 特許庁

そして、システムリセット解除後に、ＭＰＵ１８１が内部バスに対して初期アドレスを指定すると、ＲＯＭコントローラ１８７ｂは、ＮＯＲ型ＲＯＭ１８７ｄからブートプログラムをバッファＲＡＭ１８７ｃにセットする。例文帳に追加

Then, after system reset release, when the MPU 181 specifies an initial address to an internal bus, a ROM controller 187b sets the boot program from the NOR type ROM 187d to a buffer RAM 187c. - 特許庁

シーンチェンジ検出部６１は、立体映像信号から、３秒分の立体映像に対応するフレームを内部のバッファなどに蓄積し、シーンチェンジのフレームを特定する。例文帳に追加

A scene change detector 61 extracts frames corresponding to three-dimensional videos for three seconds from three-dimensional video signals and stores them into an internal buffer to specify a scene change frame. - 特許庁

適応性キューが第１フィルターからの出力データの一部を受け取り、該データを内部バッファーに暫時格納し、出力データを該第２フィルターの入力データの一部となす。例文帳に追加

An adaptive queue receives a portion of output data from the first filter, temporarily stores the received data in internal buffers, and sets the output data as a portion of input data of the second filter. - 特許庁

コマンドバッファは、メモリ動作を指示するコマンド信号を、チップの選択を指示するチップセレクト信号の活性化時に受け付け、内部コマンド信号として出力する。例文帳に追加

A command buffer receives a command signal for instructing a memory operation when a chip select signal for instructing a selection of chip is actuated, and outputs it as an internal command signal. - 特許庁

従来は、ＪＰＥＧデータをデコードして得られたＹＵＶデータをＲＧＢに色変換し、ＲＧＢ全プレーンを同一の縮小率で縮小して内部バッファに一時記憶した上で画像処理を施していた（ａ）。例文帳に追加

YUV data obtained by decoding JPEG data (Joint Photographic Experts Group) are conventionally converted to RGB colors, and entire RGB planes are reduced in the same reduction ratio to put them into the image process with the temporary storage in an internal buffer. - 特許庁

行動生成器３６は、内部モデルデータ、行動出力バッファ３９に記憶されている情報、および認識器３５が出力する認識結果に基づいて、実行すべきアクションを決定する。例文帳に追加

An action generation unit 36 determines an action to be executed based on the internal model data and the information stored in the action output buffer 39 and the recognition results that are output by the recognition unit 35. - 特許庁

吐出ヘッド５１内部のバッファ空間ＢＦに送り込まれるペースト状塗布液の粘度の変化によって各吐出口５１５からの吐出開始タイミングがばらつく。例文帳に追加

A change in the viscosity of the paste-like coating liquid sent into a buffer space BF inside a discharge head 51 varies discharge start timings from respective discharge ports 515. - 特許庁

複合装置１は、操作部６によるキー操作内容を操作制御部５で受け付けて、受け付けた操作内容を操作制御部５内部のキーバッファに記憶する。例文帳に追加

A compound device 1 receives a key operation content by an operation part 6 with an operation control part 5 and stores the operation content received to a key buffer inside the operation control part 5. - 特許庁

バウンダリスキャンセル（ＢＳセル）は、パッドＰや入出力バッファ（図中、Ｉ／Ｏ）からなる入出力セル５０及び内部論理回路１１０間に、入出力セル１００と１対１の対応関係で設けられている。例文帳に追加

The boundary scan cell (BS cell) is provided with a one-to-one correspondence to an input/output cell 100 between the input/output cell 50 formed by a pad P and an input/output buffer (I/O in the drawing) and an internal logic circuit 110. - 特許庁

実効バンド幅を低下させることがなく、かつメモリ制御回路内部のデータバッファを増加させることなく確実にメモリバンド幅を向上させ、高性能、安価となるメモリ制御回路を提供する。例文帳に追加

To provide a high-performance inexpensive memory control circuit capable of surely improving the memory band width without reducing the effective band width and without increasing a data buffer inside the memory control circuit. - 特許庁

階層情報の信号からＰＳＩ／ＳＩ信号の多重可能数を算出し、内部バッファの制御を適正に行うことで信頼性を向上させる。例文帳に追加

To enhance the reliability by calculating number of possible multiplicity of a PSI/SI signal from a signal denoting hierarchical information so as to properly conduct control of an internal buffer. - 特許庁

複数の機能ブロック１０４のうち、最高周波数クロックで同期動作するクロックバッファが配置された機能ブロック１０２は、内部回路領域内１０３の角部にパッド１０７’、１１２’と対角をなして配置されている。例文帳に追加

A functional block 102, where a clock buffer operated synchronously by the maximum frequency clock is arranged, in the plurality of functional blocks 104, is arranged diagonally to the pads 107', 112' at the corner in the internal circuit region 103. - 特許庁

画面部７の外方に位置した非表示領域８に、液晶層４の液晶量調整用の真空状の空間部63を隔壁62により内部に区画するバッファ部61を複数設ける。例文帳に追加

Two or more buffer parts 61 for dividing a vacuum space part 63 for adjusting the liquid crystal amount of a liquid crystal layer by partitions 62 inside are arranged in a non-display area 8 located outside a screen part 7. - 特許庁

さらに内部を圧力調整ベロー１２７ズで区切られたバッファタンクを用い夫々の区画をオイルシールベローズ１４９で分けられる背圧室１５４とベローズ内空間５３との圧力差を抑制する。例文帳に追加

Also the difference in pressure is suppressed between a back pressure chamber 154 and the space 53 which are divided by an oil seal bellows 149 respectively using a buffer tank whose inside is defined by a pressure adjusting bellows 127. - 特許庁

撮像装置１００は、カメラジュール１０１と、カメラジュール１０１に内部バス１０９を介して接続されたＣＰＵ１１０と、バッファメモリ１１１と、ＬＣＤ１１２と、記録用メモリ１１３とを備える。例文帳に追加

The imaging apparatus 100 includes a camera module 101, a CPU 110 connected to the camera module 101 through an internal bus 109, a buffer memory 111, an LCD 112 and a recording memory 113. - 特許庁

ＣＰＵ１からの描画コマンド１２に、一意に識別可能なＩＤ情報を付すると共に、該ＩＤ情報を格納可能なＩＤレジスタ２０をライトバッファ３内部に備える。例文帳に追加

In this circuit, an ID register 20 which can store ID information is provided inside a writing buffer 3, while attaching uniquely discriminable ID information to a drawing command 12 from a CPU 1. - 特許庁

一方のバスから他方のバスにブリッジ装置を経由してデータを転送する際に、転送先のバスが空き状態でない場合は、データ転送が中断され、バースト転送長が内部バッファの容量に制限される。例文帳に追加

To provide a bridge device capable of suppressing overhead at the time of data transfer even when a target side bus is not in a free state and improving bus application efficiency and burst transfer length. - 特許庁

光信号制御回路１２の内部には、バッファが設けられており、光通信で本体側から送られてきた印字データ等の駆動信号は、一時的にここに記憶される。例文帳に追加

A buffer is provided in the optical signal control circuit 12, then a driving signal containing print data transmitted from the body side by the optical communication is temporally stored therein. - 特許庁

各端末側回線１００からのデータはセル分解組立部７でＡＴＭセル化され優先レベルが付与された後、各端末側回線１００毎に内部バッファ１１〜１６に格納される。例文帳に追加

A cell disassembly and assembling section 7 assembles data from each terminal side channel 100 into ATM cells, provides a priority level to the ATM cells and stores the cells to internal buffers 11-16 by each terminal side channel 100. - 特許庁

ＤＲＡＭの出力バッファ４９において、レベルシフタ７７は、内部データ信号ＺＲＤＨ１が「Ｌ」レベルになるか、テストモードシグネチャＴＭＳＩＧ１が「Ｈ」レベルになったことに応じて昇圧電位ＶＰＰを出力する。例文帳に追加

In an output buffer 49 of a DRAM, a level shifter 77 outputs a boosting potential VPP in accordance with it that an internal data signal ZRDHI is made a 'L' level or a test mode signature TMSIG1 is made a 'H' level. - 特許庁

内部バッファに余裕を持たせることにより音声データの破棄を回避し、ゆっくり再生においてもリアルタイム性が損なわれることを軽減した音声再生速度制御システムを提供することである。例文帳に追加

To provide a system for controlling speech reproduction speed which avoids discard of speech data by giving a margin to an internal buffer, and in which spoiling of real time property is reduced even in slow reproduction. - 特許庁

電池内部に、電解液のｐＨの変動を抑制する固体バッファ１１を配置することで、部材の腐食などによる電池特性の劣化の少ない、信頼性の高い二次電池を提供することができる。例文帳に追加

A reliable secondary battery is provided of which battery characteristics is scarcely degraded due to corrosion of parts and materials or the like, by arranging a solid buffer 11 inside that restrains fluctuation of pH of electrolyte solution. - 特許庁

圧縮／伸長部２２は、データレート変換用のバッファメモリ２３を圧縮処理用のメモリとして共用化して用い、ＳＤＩデータを圧縮し、内部のデータ転送量を減らす。例文帳に追加

A compressing/extending part 22 compresses an SDI data and reduces the internal data transferring amount, while using a buffer memory 23 for converting a data rate in common as a memory for compression processing. - 特許庁

ＤＳＰ５０において、ＣＭＯＳセンサ３４を用いて転写ベルト５または転写材Ｐの表面画像を一定周期でサンプリングし、内部バッファ１５２へ取り込むとともに画像メモリ１５３へ格納する。例文帳に追加

The surface image of a transfer belt 5 or transfer material P is sampled in a fixed cycle by using a CMOS sensor 34 in a DSP 50, fetched in an internal buffer 152 and also stored in an image memory 153. - 特許庁

バッファメモリとしてメモリ１０７Ａ、１０７Ｂを設け、ＦＩＦＯ１０９からメモリ１０７Ａ、１０７Ｂの一方への転送と同時に他方からプロセッサ１００内に設けた内部メモリ１０２へのデータ転送を行う。例文帳に追加

As buffer memories, memories 107A and 107B are provided and simultaneously with transfer from a FIFO 109 to one of memories 107A and 107B, data are transferred from the other memory to an internal memory 102 provided inside a processor 100. - 特許庁

ビデオカメラ１は、着脱自在なメディア１３にデータを記録し、メディア１３に空き容量が無くなると、内部のバッファにデータの記録先が切り替わる。例文帳に追加

In a video camera 1, when data is recorded in a detachable medium 13 and there is no more vacant capacity in the medium 13, the recording destination of the data is switched to an internal buffer. - 特許庁

そして、ＣＰＵ１は、このリセット信号が解除された後、省電力制御部１９の内部バッファメモリに省電力フラグがあるか否かを判定する。例文帳に追加

After the reset signal is released, the CPU 1 decides whether a power saving flag is present in an internal buffer memory of the power saving control part 19 or not. - 特許庁

復号回路30は、不到着のパケットに対しては更新バッファ回路38に蓄積された内部信号に基づいて隠蔽音声を生成して出力する。例文帳に追加

In this case, an updating circuit 40 recognizes that the concealing voice generated by the decoding circuit 30 is not largely deviated from an original voice, and, then, updates the internal signal of the updating buffer circuit 38 through the use of the concealing voice. - 特許庁

バッファチップが、消費者電子装置におけるＨＤＭＩ受信機チップと遠隔に位置するＨＤＭＩポートの間の内部接続を隔離するために用いられる。例文帳に追加

A buffer chip is used to isolate the internal connection between an HDMI receiver chip and a remotely-located HDMI port in a consumer electronic device. - 特許庁

噴射穴５は内側ケーシング４の壁の、バッファー室３の下部に位置する部分に設けられ、混合反応路６は内側ケーシング４の内部の噴射穴５よりも下側に設けられる。例文帳に追加

The injection holes 5 are provided on a portion, positioned in the bottom of the buffer chamber 3, of the wall of the inner casing 4, and the mixing reactive passage 6 is provided below the injection holes 5 inside the inner casing 4. - 特許庁

集積回路間ポートは、内部バスに接続され、第１のバッファを備え、第２の送信速度でデータを送信するように動作できる外部集積回路間バスに接続するように構成される。例文帳に追加

An inter-integrated circuit port is configured to be connected to an external inter-integrated circuit bus connected to the internal bus and provided with a first buffer, and operable to transmit data at a second transmission rate. - 特許庁

有限体の逆元を演算する逆元演算装置に関し，内部変数バッファオーバフローを発生させずに有限体の逆元演算を行うことが可能となる技術を提供する。例文帳に追加

To provide technology capable of computing inversion of a finite field without generating inside variable buffer overflow concerning an inverse computing device computing the inversion of the finite field. - 特許庁

内部回路部１１には第１の高電位側電源Ｖｄｄ１が供給され、出力バッファ回路部１２には第２の高電位側電源が供給される。例文帳に追加

A first high potential side power source Vdd1 is supplied to the internal circuit unit 11, and a second high potential side power source is supplied to the output buffer circuit unit 12. - 特許庁

Ｉ／Ｏスイッチは、与えられた語構成情報に従って内部のスイッチゲートを導通／非導通状態に設定して、プリアンプ／ライトドライバとＤＱバッファとの接続経路を電気的に設定する。例文帳に追加

The I/O switch sets an internal switch gate to a conduction/non-conduction state conforming to given word constitution information, and sets electrically the connection path of a pre-amplifier/write-driver and a DQ buffer. - 特許庁