「命令長コード」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

複数の異なった長さの命令を順次実行する命令処理装置において、命令長が最大の命令コードを１度に後段に渡せるだけの数のデータバス１１〜１４と、命令コードに付加された命令長ビット６に応じてポインタに値を加算するポインタ制御回路８を備える。例文帳に追加

The instruction processing device for successively executing the plurality of instructions of different lengths is equipped with: data buses 11-14 to transfer the instruction code of the maximum instruction length to the post stage at once; and a pointer control circuit 8 for adding a value to a pointer in accordance with an instruction length bit 6 added to the instruction code. - 特許庁

選択された１６ビット命令コードの内容が３２ビット長命令に該当する場合に第二の選択信号を出力すると共に、選択された１６ビット命令コードにプログラム上連続する命令コードを連結して３２ビット命令コードを生成する機能を設ける。例文帳に追加

When the content of the selected 16 bit instruction code meets the 32 bit length instruction, a second selecting signal is output and a function is provided to generate the 32 bit instruction code by connecting a consecutive instruction code in the program to the selected 16 bit instruction code. - 特許庁

メモリに圧縮した命令コード（２４ビット）を格納しておき、この命令コードに読み出しアドレスを変換してアクセスし、読み出された命令コードを元のサイズ（３２ビット）に伸長し、これをＣＰＵコアが実行する。例文帳に追加

A compressed instruction code (24 bit) is stored in a memory, the instruction code is accessed by converting a reading address, the read instruction code is extended to original size (32 bit) and executed by a CPU core. - 特許庁

前記命令は、新しいエスケープコードの値を使用する新しい形式の命令のセットのうちの１つであり、それは２バイトの長さであって、第３のオペコードのバイトが新しい命令のための命令特有のオペコードを含むことを示す。例文帳に追加

The instruction is one of a set of new types of instructions that uses a new escape code value, which is two bytes in length, to indicate that a third opcode byte includes the instruction-specific opcode for a new instruction. - 特許庁

これにより、イミディエイトデータの転送命令など、命令コード中にデータフィールドや、実効アドレス計算用のフィールドを持つ場合に比較して、命令コード長を短縮することができる。例文帳に追加

As a result, the instruction code length can be shortened compared with a case where a data field or an effective address calculation field are included in the instruction codes such as the transfer instructions of the immediate data. - 特許庁

命令デコータは、次サイクルで使われる使用メモリバンクからフェッチされる超長命令をデコードする。例文帳に追加

The instruction decoder decodes a very long instruction fetched from the use memory banks to be used in the next cycle. - 特許庁

パディングされた命令ストリングをプレデコードすると、たとえ組込データが可変長の命令セット内に存在する命令と類似するように偶然に符号化されても、プレデコーダは、パディングされた命令ストリング内の命令との同期を保つ。例文帳に追加

When the padded instruction string is predecoded, a predecoder maintains synchronization with instructions in the padded instruction string, even if the built-in data is accidentally encoded to resemble an instruction existing in the variable-length instruction set. - 特許庁

実行プログラム１１０がデコードされる前に、実行プログラム１１０に含まれる圧縮命令を伸長して元の伸長命令列に戻す命令伸長手段１４と、定義された圧縮命令が命令伸長手段１４により伸長されるように、圧縮伸長対応表７に基づいて命令伸長手段１４を再構成する再構成手段９と、を有する。例文帳に追加

This processor has an instruction expanding means 14 which expands a compression instruction included in an execution program 110 and returns it to an original expansion instruction string before decoding the program 110 and a reconfiguring means 9 which reconfigures the means 14 on the basis of a compression and expansion correspondence table 7 so that a defined compression instruction can be expanded by the means 14. - 特許庁

プレフィックスコードの後続の固定長命令コードは、プレフィックスコードのデコーダと同じパイプライン（Ｐｉｐｅ１，Ｐｉｐｅ２）のデコーダに供給される。例文帳に追加

A fixed length instruction code following the prefix code is supplied to the decoder of the same pipelines (Pipe1, Pipe2) as that of the decoder of the prefix code. - 特許庁

それらの命令はNOPで置き換えられた.《絶対アドレスを使っていてコード長を変えられないときなど》例文帳に追加

Those instructions were replaced with noops.  - 研究社 英和コンピューター用語辞典

複数命令長で２つのエンディアン・モードを同一のデコード回路で実行する。例文帳に追加

To execute two endian modes with multi-instruction length by the same encode circuit. - 特許庁

新しいエスケープ・オペコードの値のうちの１つのオペコードのマップの各命令の長さが同じセットの入力を使用して定められ得るように、新しい命令が規定され、それぞれの入力が新しいオペコードのマップの各命令の長さを定めることに関連する。例文帳に追加

The new instructions are defined such that the length of each instruction in the opcode map for one of the new escape opcode values may be determined using the same set of inputs, where each of the inputs is relevant for determining the length of each instruction in the new opcode map. - 特許庁

３２ビット長命令を持つ１６ビット命令セットアーキテクチャにおいて、３２ビット長命令を１クロックでデコードすることができるマイクロプロセッサを提供する。例文帳に追加

To provide a microprocessor decoding a 32 bit length instruction in one clock in a 16 bit instruction set architecture provided with the 32 bit length instruction. - 特許庁

短い命令長で多くのレジスタを扱うことにより、短い命令長で多くの命令を実装し、コード効率のよい高性能で低コストなデータ処理装置を実現する。例文帳に追加

To realize an inexpensive data processor with high code efficiency and high performance where a plurality of instructions are mounted with short instruction length by handling with much more registers with short instruction length. - 特許庁

１の長さ命令と関連付けられたプリデコードビットＰＤ０、ＰＤ１の全符号化が定義されるとき、その長さの命令の属性は、異なる長さの命令をエミュレートするために命令を変更し、異なる長さの命令と関連付けられたプリデコードビットの属性を符号化することによって表示される。例文帳に追加

When the whole encoding of predecode bits PD0, PD1 related to an instruction having a length of one is defined, the attribute of the instruction having the length is displayed by changing an instruction for emulating an instruction having a different length and encoding the attribute of predecode bits related to the instruction having the different length. - 特許庁

したがって、命令の組合せによって多くの命令のオペレーションを修飾でき、基本命令長を短くできると共に、コード効率を向上させることが可能となる。例文帳に追加

Thus, a number of command operations can be modified by the combination of commands and the length of a basic command can be reduced while enhancing code efficiency. - 特許庁

命令長の２倍以上の幅で命令を取り込み、プリフェッチした命令を蓄えておくプリフェッチバッファ（１０３）と、プリフェッチバッファに蓄えられた命令をデコードするためのデコーダ（１０５）と、デコードされた命令を実行するための演算器（１０７）とを有する情報処理装置が提供される。例文帳に追加

An information processor is provided, which has a prefetch buffer (103) for fetching an instruction with a width more than twice the instruction length and for storing the prefetched instruction; a decoder (105) for decoding the instruction stored in the prefetch buffer; and a computing element (107) for executing a decoded instruction. - 特許庁

短い命令コード長により多くのオペレーションを割り当て、高性能でコード効率の良い安価なデータ処理装置を得る。例文帳に追加

To provide the inexpensive data processor of high performance and excellent code efficiency by allocating more operations to a short instruction code length. - 特許庁

命令コードおよびデータを語長の短い圧縮コードとして処理可能なマイクロコントローラにおいて、プログラムの容量を小さくし、かつ命令実行を高速に行う。例文帳に追加

To reduce capacity of a program and to execute command execution at high speed in a microcontroller capable of processing instruction codes and data as a compressed code having a short word length. - 特許庁

描画命令によって描画される長方形の幅が、キャッシュメモリの１レコード長に基づき決定された規定値より小さい場合に（Ｓ１５：ＮＯ）、その長方形の描画命令を保持する（Ｓ１６）。例文帳に追加

When the width of each rectangle drawn according to drawing instructions is smaller than a specific value determined on the basis of one record length of a cache memory (S15:NO), the drawing instructions for each rectangle are retained (S16). - 特許庁

ディジタル信号プロセッサは、可変命令長で、コード密度が高く、プログラミングが容易であり、構造および命令集合は、ＤＳＰアルゴリズムを低い電力消費および高い効率で実行するように最適化される。例文帳に追加

A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency. - 特許庁

ディジタル信号プロセッサは、可変命令長で、コード密度が高く、且つプログラミングが容易であって、構造と命令集合は、ＤＳＰアルゴリズムを低い電力消費と高い効率で実行するよう最適化される。例文帳に追加

A DSP in a cache consistency circuit has variable instruction length, high code density and easy programming and its structure and a set of instructions are optimized so that DSP algorithm is executed at low power consumption and high efficiency. - 特許庁

比較的短い語長の命令であって、かつ、同時に多くのオペレーションを指定することができるコード効率のよい構造を有する命令を実行するＶＬＩＷプロセッサを提供する。例文帳に追加

To execute a command of a relatively short word length having excellent code efficiency capable of assigning a number of operations at the same time. - 特許庁

実行可能な命令を多数実装しつつも、基本命令長を短くでき、コード効率を向上させることが可能なデータ処理装置を提供すること。例文帳に追加

To provide a data processor capable of shortening a basic instruction length for improvement of code efficiency even if a great number of operable instructions are installed. - 特許庁

このＤＳＰは可変命令長でコード密度が高く、プログラミングが容易であり、構造と命令集合はＤＳＰアルゴリズムを低い電力消費と高い効率で実行するよう最適化される。例文帳に追加

This DSP is constituted so that a variable length instruction can be used, and code density can be made high, and programming can be easily realized, and the structure and the instruction group are optimized so that a DSP algorithm can be executed with low power consumption and high efficiency. - 特許庁

実行可能な命令を多数実装しつつも、基本命令長を短くでき、コード効率を向上させることが可能なデータ処理装置を提供すること。例文帳に追加

To provide a data processor capable of enhancing code efficiency by reducing the length of a basic command while implementing a number of executable commands. - 特許庁

さらに、プレフィックスはこれが修飾する１６ビットのような固定長命令コードよりも先にデコーダに供給される。例文帳に追加

Further, a prefix code is supplied to the decoder earlier than a fixed length instruction code such as a 16-bit code modified by the prefix. - 特許庁

マイクロコンピュータにおける種々の動作を実現するための複数の処理を実行させるためにそれぞれ用意された複数の命令コードを記憶するとともに、記憶された１または複数の命令コード毎にコード長の短い圧縮命令コードを対応付けて、当該圧縮命令コードをマイクロコンピュータの動作における各処理の順序に基づいて配列することで構成されたプログラムを記憶する記憶装置を備える。例文帳に追加

This microcomputer is provided with the storage device for storing the plural instruction codes respectively prepared so as to execute plural processings for realizing various operations in the microcomputer and also storing the program constituted by making the compressed instruction code of a short code length correspond to stored one or plural instruction codes and arraying the compressed instruction codes based on the order of the respective processings in the operation of the microcomputer. - 特許庁

１６ビット長を持つ一般データおよび高速不要命令コードにはパリティ５ビットを付加し、１２ビット長を持つ高速要命令コードには「４＋パリティ３ビット」×３の形式で都合パリティ９ビットを付加して内蔵メモリ２に格納する。例文帳に追加

General data having 16 bit length and a high speed non-requirement instruction code are added with parity 5 bits, and a high speed requirement instruction code having 12 bit length is added with parity 9 bits in the form of "4+parity 3 bits"×3, and stored in a built-in memory 2. - 特許庁

可変長復号部のハフマンテーブルメモリには、エスケープコードは例外処理を実行するための識別コードになり、復号データ領域を、プロセッサの命令メモリの例外処理の開始番地としておく。例文帳に追加

An escape code in a Huffman table memory in a variable-length decoding section is an identification code for performing exceptional processing, and a decoded data area includes a start address for the exceptional processing of an instruction memory of the processor. - 特許庁

ＲＡＭ１０２上に存在するデータをアクセスする命令コード１０８に含まれる相対アドレス指定コードの値とあらかじめオフセットレジスタ１０７に設定しておいたオフセット値との演算によりＲＡＭ１０２上の実指定アドレスを決定することで、ＲＯＭ１０１上の命令コード１０８のビット長を減らしプログラム容量を削減する。例文帳に追加

The program volume is reduced by decreasing the bit length of the instruction code 108 in ROM 101 by determining the actual specification address on RAM 102 from a relative address specifying code value which is contained in the instruction code 108 to access data existing in the RAM 102 and the offset value which is set in an offset register 107 before hand. - 特許庁

ソフトウェア３０として、ソースコード３１ａから冗長化された機械語命令列３１ｂを生成するためのデータ冗長化コンパイラ３１が搭載されている。例文帳に追加

A data redundancy compiler 31 for generating a machine word instruction sequence 31b made redundant from a source code 31a is mounted as the software 30. - 特許庁

固定長命令形式の命令コード内に、少なくとも、アドレス空間へアドレスを割当てる単位サイズよりも小さいビットフィールドであるニブルフィールドに対する操作内容を指定するオペコードフィールド及びこのニブルフィールドに対するオフセットを指定するオフセットフィールド、ソースオペランドを指定するイミディエイトデータフィールドを設ける。例文帳に追加

Inside the instruction code of a fixed length instruction form, at least an operation code field specifying operation contents to the nibble field which is a bit field smaller than the unit size of allocating an address to the address space, an offset field specifying an offset to the nibble field and an immediate data field specifying a source operand are provided. - 特許庁

ディジタル信号プロセッサ（ＤＳＰ）は可変命令長で、コード密度が高く、プログラミングが容易であり、低い電力消費と高い効率で実行するよう最適化される。例文帳に追加

A digital signal processor(DSP) uses variable instruction length, has high code density, easily performs programming and is optimized so as to execute with low power consumption and high efficiency. - 特許庁

高コード密度と平易プログラミングを与える、可変命令長を持つプログラム可能なデジタル信号プロセッサ（ＤＳＰ）である、プロセッサ（１００）が設けられている。例文帳に追加

A processor (100) being a programmable digital signal processor(DSP) which gives high code density and simple programming and has a variable instruction length is provided. - 特許庁

メモリ制御部Ｎ_ｉ２は、メモリへのライトを行い、完了したライト命令及び書き込んだデータの冗長コードをレスポンス制御部Ｎ_ｉ３へ通知する。例文帳に追加

The memory control unit N_i2 writes in a memory and notifies the response generation unit N_i3 about the write command completed and the redundant code of written data. - 特許庁

冗長化プロセッサ装置を、異なった命令コードを実行するプロセッサ手段で構成した場合、プログラムを変更することなく、切り替え可能とする。例文帳に追加

To switch a redundant processor without changing programs when the processor is constituted of a processor means to perform different instruction code. - 特許庁

これにより、プログラムコードを行いつつ分岐予測に適用される分岐履歴の長さを動的に決定して分岐予測性能を向上させることによって、ＣＰＵの命令語の実行性能を向上させ、テストプログラムコードの種類に関係なく分岐予測性能を最適化させる。例文帳に追加

Thereby, the length of a branch history that is applied for branch prediction is dynamically determined with executing program codes to improve branch prediction performance, so that execution performance of CPU commands is improved and branch prediction performance is optimized not depending on types of test program codes. - 特許庁

統合化ＬＳＩのグラフィックス用ロジックは、上位ＣＰＵ１０の命令を解読する命令解読部２０と、デコード処理を行う画像デコード部２２とを備え、画像デコード部２２は、前記デコード処理として、圧縮された画素データの伸長処理を行う複数の画素デコーダ３０と、透明、半透明の画像データをブレンドするブレンド処理を行う複数のαデコーダ３１と、バス制御部３２とを備える。例文帳に追加

A graphic logic of an integrated LSI includes a command decoding part 20 for decoding a command of a host CPU 10, and an image decoding part 22 for executing decoding processing, and the image decoding part 22 includes a plurality of image decoders 30 for decompressing compressed image data as the decoding processing, a plurality of α-decoders 31 for blending transparent and translucent image data, and a bus control part 32. - 特許庁

電子機器に搭載される制御部のファームウェア等のプログラムをデータ圧縮するデータ圧縮プログラムにおいて、命令コード長の特徴を利用して、従来のスライド辞書方式のデータ圧縮処理よりも高いデータ圧縮率を実現すると共に、単純なデータ展開処理により、高速にデータ展開可能な圧縮コードを生成する。例文帳に追加

To achieve higher data compression rate than data compression processing of a conventional slide dictionary system by utilizing a feature of a command code length and to generate a compression code capable of data-developing at a high speed by simple data development processing in a data compression program for compressing data of a program such as firmware of a control unit to be mounted on electronic equipment. - 特許庁