「積分増幅器」に関連した英語例文の一覧と使い方 - Weblio英語例文検索

より少ない演算増幅器で複素２次積分器を実現する。例文帳に追加

To provide a complex second integrator having the smaller number of operational amplifiers. - 特許庁

デルタ‐シグマ変調器において使用される積分器段は、演算増幅器（３１２）、演算増幅器（３１２）の出力部と加算ノードとを演算増幅器の入力側で結合する積分コンデンサ（Ｃ_Ｉ）、および帰還経路を含む。例文帳に追加

An integrator stage for use in a delta-sigma modulator includes an operational amplifier (312), an integration capacitor (C_I) coupling an output of the operational amplifier (312) and a summing node at an input of the operational amplifier, and a feedback path. - 特許庁

読み出し回路（２０）は、直接注入電荷増幅器（２８）、積分器キャパシタ（２４）、およびデジタルセンス増幅器を含む。例文帳に追加

The circuit 20 includes a direct injection charge amplifier 28, an integrator capacitor 24 and a digital sense amplifier. - 特許庁

積分器（１００）は、演算増幅器（１１）と、演算増幅器の反転入力端に接続された第１のフィルタ（１２）と、演算増幅器の反転入力端と出力端との間に接続された第２のフィルタ（１３）とを備えている。例文帳に追加

The integrator (100) includes an operational amplifier (11), a first filter (12) connected to an inverting input terminal of the operational amplifier, and a second filter (13) connected between the inverting input terminal and an output terminal of the operational amplifier. - 特許庁

また、第二増幅器群１１４と、第二増幅器群１１４の増幅器１１４ａ，１１４ｂを選択して積分回路１１への入力を出力する選択器１２ｅと、第二増幅器群１１４の出力を第一加算器１１３の出力に加算する第二の加算器１１５とを設ける。例文帳に追加

Further, there are provided a second amplifier group 114; a selector 12e for selecting amplifiers 114a, 114b of the second amplifier group 114 to output an input to the integration circuit 11; and a second adder 115 for adding an output of the second amplifier group 114 to an output of the first adder 113. - 特許庁

差動増幅器６で、積分器４の出力からオフセット成分を除去する。例文帳に追加

The offset component is removed from the output of the integrator 4 by a differential amplifier 6. - 特許庁

スイッチトキャパシタ（ＳＣ）で加算器、作動増幅器、積分器などの回路を構成する。例文帳に追加

In this method, circuits such as adder, differential amplifier and integrator are composed with switched capacitors (SC). - 特許庁

演算増幅器２１５およびコンデンサＣ３の積分動作により三角波が発生する。例文帳に追加

Integrating operations of an operational amplifier 215 and the capacitor C3 generate the triangular wave. - 特許庁

演算増幅器３９と、コンデンサ４０とによって積分回路が構成されている。例文帳に追加

An integration circuit comprises an operational amplifier 39 and a capacitor 40. - 特許庁

積分器および自動利得制御増幅器において、入力信号に対する立ち上り応答時間を速くする。例文帳に追加

To quicken rise response time for an input signal. - 特許庁

安定化積分器で積分した電圧を演算増幅器Ａ４でゲイン調整しながら演算増幅器Ａ３にフィードバックをかけて、シュミットトリガ回路の基準レベル電圧を操作して、“１”と“０”の出現確率を等しくする。例文帳に追加

While adjusting the gain of the voltage integrated by the stabilizing integrator by the operational amplifier A4, the appearance probabilities of '1' and '0' are equalized by controlling an operational amplifier A3 by feeding back, and controlling the reference level voltage of the Schmitt- trigger circuit. - 特許庁

電荷増幅器（２８）は、固定電圧を選択されたメモリセル（１２）に印加し、デジタルセンス増幅器（２６）は、積分器キャパシタ（２４）における信号の積分時間を測定する。例文帳に追加

The amplifier 28 applies a fixed voltage to the selected memory cell 12, and the digital sense amplifier 26 measures the integration time of a signal in the capacitor 24. - 特許庁

増幅器１７ａの出力信号を積分させるとともに、増幅器１７ｂの出力信号を反転し積分させ、それらの出力電圧から電圧電流変換器１９により差電圧を求め、さらに電流に変換する。例文帳に追加

An output signal of the amplifier 17a is integrated, and also an output signal of the amplifier 17b is inverted and integrated, and from these output voltages, a difference voltage is obtained by a voltage-current converter 19 and converted further into the current. - 特許庁

切替接続手段１３からの信号を差動増幅器とコンデンサで構成する積分回路１４で波形積分を行う。例文帳に追加

An integration circuit 14, which is constituted of a differential amplifier and a capacitor, integrates the signal waveform from a changeover connecting means 13. - 特許庁

一実施形態として、フォトセンサ、積分コンデンサ、及び転送増幅器を備えた、光の量を積分する装置を提供する。例文帳に追加

There is provided, as one embodiment, a light quantity integration device equipped with a photosensor, an integral capacitor and a transfer amplifier. - 特許庁

増幅器３はフォトダイオード１からの入力電流に応じた電圧を出力し、差動増幅器４は増幅器３の出力に応じた反転出力、非反転出力を出力し、各積分器５、６は各々反転出力、非反転出力の平均値を求めて出力する。例文帳に追加

An amplifier 3 outputs a voltage in response to an input current from a photo diode 1, and a differential amplifier 4 outputs an inverted output and a non-inverted output in response to an output of the amplifier 3, and integration devices 5, 6 obtain a mean value of the inverted and non-inverted outputs to provide an output. - 特許庁

演算増幅器OP、および、演算増幅器OPの反転入力端子と出力端子との間に接続したサンプリングキャパシタCfを備えた積分回路41を有する。例文帳に追加

The electric charge detection circuit includes an integration circuit 41 having an operational amplifier OP and a sampling capacitor Cf which is connected between an inversion input terminal and an output terminal of the operational amplifier OP. - 特許庁

無線通信機は、受信した信号を増幅する中間周波増幅器５９と、中間周波増幅器５９によって増幅された信号を復調して出力する検波器６０と、積分器６１と、を備える。例文帳に追加

The radio communication device includes an intermediate frequency amplifier 59 for amplifying the received signal, a detector 60 for demodulating the signal amplified by the intermediate frequency amplifier 59 and outputting the demodulated signal, and an integrator 61. - 特許庁

低周波領域の裸利得を極めて大きく設計した差動増幅器もしくは最低共振周波数周辺において同様の位相回転を持つ定電圧増幅器に反転積分型直流帰還回路３を組み合わせる。例文帳に追加

An inverse integration type DC feedback circuit 3 is combined with a differential amplifier, of which the naked gain in a low frequency domain is designed to be very large, or with a constant-voltage amplifier, having similar phase rotation around the minimum resonance frequency. - 特許庁

検出位置信号２と積分器５の出力信号とを減算する減算器３と、前記減算器３の出力信号を増幅する増幅器４と、前記増幅器４の出力信号を積分する前記積分器５と、を有する速度演算器１を備え、前記増幅器４の出力信号を速度信号６としモータ２００を制御する。例文帳に追加

In the motor control device equipped with the speed computing unit 1 having a subtractor 3 for subtracting a detection position signal 2 and an output signal from an integrator 5, an amplifier 4 for amplifying an output signal from the subtractor 3, and the integrator 5 for integrating an output signal from the amplifier 4, a motor 200 is controlled by using the output signal from the amplifier 4 as the speed signal 6. - 特許庁

単一の演算増幅器を使用して積分器と加算器の両方を実現するスイッチトキャパシタ回路を提供する。例文帳に追加

To provide a switched capacitor circuit which employs a single operational amplifier to implement both an integrator and a summer. - 特許庁

ＣＲ回路２４、２５の出力は、ＸＯＲ素子と積分器を経て、非反転増幅器Ａで増幅される。例文帳に追加

The output of the CR circuits 24 and 25 is passed through an XOR element and an integrator and is amplified in a noninverted amplifier A. - 特許庁

積分増幅器１０２とＡＤ変換器１０６のオフセットとゲインを両方とも温度変動を補償することができる。例文帳に追加

The temperature fluctuation is compensated for both of the offset and gain of the integrating amplifier 102 and the AD converter 106. - 特許庁

各２次積分器（１００_Ｉ、１００_Ｑ）は、演算増幅器（１０）と、４つの抵抗素子（１１〜１４）と、３つの容量素子（２１〜２３）とを備えている。例文帳に追加

Each secondary integrator (100_I, 100_Q) includes an operational amplifier (10), four resistance elements (11 to 14), and three capacitance elements (21 to 23). - 特許庁

積分器を備えることによって、相関二重サンプリング回路の入力およびプログラマブル利得増幅器の出力において、補正を行なう。例文帳に追加

Integrators are positioned to provide correction at the input of a correlated double sampling circuit and at the output of a programmable gain amplifier. - 特許庁

比較的簡便な手法で、積分増幅器の入力側の電気的絶縁性の低下を判定することができる圧電型力検出装置を提供する。例文帳に追加

To provide a piezoelectric force detection device determining decline of electric insulation property of the input side of an integrating amplifier by a comparatively simple procedure. - 特許庁

入力許容電圧の小さな誤差積分値が実装されているＤ級増幅器を安定的に動作させる。例文帳に追加

To stably operate a class-D amplifier in which an error integral value having a small allowable input voltage is installed. - 特許庁

転送増幅器は、i)積分コンデンサによって決まる電圧を受信するように接続された入力と、ii)出力とを有する。例文帳に追加

The transfer amplifier includes (i) an input terminal and (ii) an output terminal which are connected so as to receive a voltage determined by the integral capacitor. - 特許庁

積分増幅器２１の入力側に接続される圧力センサまたは接続ケーブル等の絶縁抵抗値が変化すると、圧力センサ１１から積分増幅器２１の出力までの周波数特性が変化するので、立ち上り時間τＲに基づいて絶縁抵抗値の低下を検出することができる。例文帳に追加

When an insulation resistance value of the pressure sensor, the connection cable or the like connected to the input side of the integrating amplifier 21 is changed, a frequency change from the pressure sensor 11 to output from the integrating amplifier 21 is changed, to thereby enable detection of decline of the insulation resistance value based on the rising time τR. - 特許庁

イメージング装置の個々のフォトサイト１０に、少なくともフォトダイオード２０、そのダイオード２０に接続された積分増幅器２２、その増幅器２２を介したダイオード２０からの電荷移動を制御するためダイオード２０に随時接続されるリセットコンデンサ２４、並びに増幅器２２より下流にあるＣＤＳ（相関二重サンプリング）コンデンサ３０を設ける。例文帳に追加

Each of photo sites 10 of an imaging apparatus comprises at least a photodiode 20, an integrating amplifier 22 connected to the photodiode 20, a reset capacitor 24 connected to the diode 20, as occasion demands, for controlling charge move from the diode 20 via the amplifier 22, and a CDS (correlated double sampling) capacitor 30 located at a downstream side of the amplifier 22. - 特許庁

そして、ＡＧＣ回路７０は、前記積分器６１によって、復調した信号の出力レベルが基準値以上であるときは、中間周波増幅器５９によって増幅される前の信号レベルに応じて中間周波増幅器５９の増幅度を変更する自動利得制御を行う。例文帳に追加

When the output level of the signal demodulated by the integrator 61 is a reference value or more, an AGC circuit 70 performs automatic gain control for changing the degree of amplification of the intermediate frequency amplifier 59 in accordance with the signal level not yet amplified by the intermediate frequency amplifier 59. - 特許庁

マトリックス・アドレス式Ｘ線撮像パネル（１１５）においてフォトセンサ（１１６）のマトリックス・アドレス式アレイに接続された積分型読み出し増幅器（１４５）内の増幅器オフセット及びゲイン・アーチファクトを補償し、また該撮像パネルにより発生された画像信号を補正する例文帳に追加

To compensate for amplifier offset and gain artifacts of integrating read amplifiers 145 connected to a matrix address type array of photosensors 116 in a matrix address type X-ray imaging panel 115, and correct image signals generated by the imaging panel. - 特許庁

第二に電圧検出導体と電力線１，２との間の静電容量は反転増幅器の直接入力インピーダンスとせしめ，従ってこの反転増幅器の出力電圧は９０度進むのでミラー積分器による９０度遅れ位相器を設けた。例文帳に追加

Secondary, the electrostatic capacity between the voltage detecting conductor and power lines 1 and 2 is made to the direct input impedance of a reversing amplifier, and a 90°-delay phase device by a mirror integrator is provided since the output voltage of the reversing amplifier is thus advanced 90°. - 特許庁

アナログスイッチ４がオフの場合、レベルシフト手段７の出力電圧と接続する入力抵抗Ｒｉによって決まる電流が積分コンデンサＣｉに流れて演算増幅器１の出力電圧が下降し、オンの場合、演算増幅器１の出力電圧が上昇する。例文帳に追加

With an analog switch 4 being set to off, a current determined by an input resistance Ri connected to an output voltage of the shift means 7 flows across an integral capacitor Ci to drop an output voltage of an operational amplifier 1, which then rises with the switch when turned on. - 特許庁

さらに、各状態において、信号反転増幅器３０が光センサＰＤの出力を反転増幅し、積分器５１が積分することで発光強度を取得する。例文帳に追加

Furthermore, a signal inversion amplifier 30 inverts and amplifies output of the optical sensor PD in each state, and an integrator 51 integrates it to obtain intensity of light emission. - 特許庁

本発明では、演算増幅器ＡＭＰの反転入力は積分キャパシタＣ０の一端と、出力は積分キャパシタＣ０他端と接続される。例文帳に追加

In this invention, the inverting input of an operational amplifier AMP is connected to one end of an integral capacitor C0 and the output thereof is connected to the other end of the integral capacitor C0. - 特許庁

この係数回路は、演算増幅器を信号減衰回路として用いて等価積分時定数を拡大し、あるいは信号増幅回路として用いて等価積分時定数を縮小する。例文帳に追加

The coefficient circuits use operational amplifiers as signal attenuation circuit to increase the equivalent integration time constants or use them as signal amplifier circuits to reduce the equivalent integration time constants. - 特許庁

抵抗Ｒ１２及びコンデンサＣ５は、ＤフリップフロップＦ１の暗号鍵出力の反転信号を積分する安定化積分器を構成し、その積分された信号を、演算増幅器Ａ４でゲイン調整して、ホワイトノイズをレベル弁別するシュミットトリガ回路に入力する。例文帳に追加

A resistance R12 and a capacitor C5 compose a stabilizing integrator which integrates the reversing signal of a cryptographic key output of D flip flop F1, and the integrated signal is adjusted in the gain by an operational amplifier A4, and inputted to a Schmitt-trigger circuit which discriminates the white noise by level. - 特許庁

可変容量値検出回路は、物理現象に伴って容量値が変化する可変容量１０１と、積分容量１０２と演算増幅器１０３とを有する積分回路１０９と、可変容量１０１または積分回路１０９に接続する複数のスイッチとを備えている。例文帳に追加

The variable capacitor detecting circuit is equipped with a variable capacitor 101 varying capacity value depending on physical phenomena, an integration circuit 109 including an integral capacity 102 and an operating amplifier 103, and a plurality of switches connected with the variable capacitor 101 or the integration circuit 109. - 特許庁

積分増幅器によって測定され得る電荷量を増加させ、外部コンデンサの数を１に制限し、電荷の入力範囲を増加させ、入力範囲を調整可能にする積分器および調整可能な積分器を作成する方法を提供する。例文帳に追加

To provide an adjustable integrator which increases a measurable amount of electric charge by an integrating amplifier, limits the number of external capacitors to one, increases an input range of electric charge, and adjusts the input range, and to provide a method of manufacturing the adjustable integrator. - 特許庁

本発明のスイッチング増幅器は、複数段の積分器が縦列接続されてなる積分器群において、初段がＲＣ積分器であり、２段以降がスイッチトキャパシタ積分器であるから、初段の積分器によりフィードバック制御を連続時間的に行うことができ、かつ、２段以降の積分器の時定数のばらつきを抑えてデルタシグマ変調回路の性能を十分に得ることができる。例文帳に追加

The switching amplifier adopts an RC integrator for the first stage and switched capacitor integrators for the second and succeeding stages in an integrator group comprising a plurality of stages of the integrators connected in cascade, and the first stage integrator can carry out feedback control temporally consecutively so as to suppress dispersion in time constants of the second and succeeding stages of the integrators thereby capable of sufficiently developing the performance of a delta sigma modulation circuit. - 特許庁

変調器は、少なくとも別の積分器の電圧レベルが動作および出力限界内に維持されるように決定、かつ、設定される値の係数ゲインを有する増幅器を備える。例文帳に追加

The modulator has amplifiers with coefficient gains having values that are determined and set so that voltage levels for the at least another integrator are maintained within operating and output limits. - 特許庁

電荷信号は最初に評価ユニット１０中の入力増幅器２によって増幅され、その後、カウンティングチャネル５並びに積分器チャネル７において並列に評価される。例文帳に追加

The charge signal is first amplified by an input amplifier 2 in the evaluation unit 10, and then evaluated in parallel in a counting channel 5 and an integrator channel 7. - 特許庁

これにより、演算増幅器２１、コンデンサ２２、抵抗２３から成る積分器により徐々に出力電圧が上昇し、電流ｉfも徐々に増加する。例文帳に追加

Thereby, an output voltage is gradually raised by an integrator composed of an operational amplifier 21, a capacitor 22 and a resistor 23 and a current if also gradually increases. - 特許庁

フォトダイオードの寄生容量が大きい場合であっても演算増幅器の雑音が増幅される量を抑え、低雑音の光電流積分回路を提供する。例文帳に追加

To provide a photocurrent integration circuit having low noise, by suppressing the amplification quantity of a noise from an operation amplifier, even when a parasitic capacity of a photodiode is large. - 特許庁